微电子制造装备概述

1、电子工业专用设备,主讲教师：刘世元教授 吴懿平教授 办公电话：87548116 移动电话电子邮件：,机械学院先进制造大楼B310 武汉光电国家实验室B102,讲授内容,第一讲：微电子制造工艺流程（回顾） 第二讲：微电子制造装备概述 光刻工艺及基本原理 第三讲：光刻机结构及工作原理(1) 第四讲：光刻机结构及工作原理(2),上讲内容：CMOS工艺流程,录像：IC制造工艺 CMOS工作原理 CMOS工艺流程 IC工艺及其分类 IC制造厂的工艺分区,上讲内容：IC制造厂的工艺分区,IC制造厂分为6个基本的工艺区（前端工艺）,本讲内容：微电子制造装备概述,加法工艺,减法工艺,

2、图形转移工艺,辅助工艺,掺杂 扩散 离子注入 薄膜 氧化 化学气相淀积 溅射 外延 刻蚀 湿法刻蚀 干法刻蚀 抛光及清洗 化学机械平坦化 清洗 图形转移 光刻 测试及封装 测试 封装,后道工艺,扩散炉 离子注入机 退火炉,氧化炉 CVD反应炉 溅射镀膜机 外延设备,湿法刻蚀机 反应离子刻蚀机,光刻机 涂胶显影设备,CMP抛光机 硅片清洗机,测试设备 划片机 键合机,扩散工艺,扩散(Difusion)是一种常用的衬底掺杂(Doping)工艺，使可控量的掺杂物(Dopant)进入衬底的选定区域。 扩散与离子注入（另一种掺杂工艺）不同，是一个缓慢注入的过程，且发生在高温下。 扩散的掺杂区域形状与离子

3、注入所形成的不同。,扩散炉,在所有半导体专用设备中，扩散炉是集成电路生产线前工序的重要工艺设备之一。 主要用途是对半导体进行掺杂，即在高温条件下将掺杂材料扩散入硅片，从而改变和控制半导体内杂质的类型、浓度和分布，以便建立起不同的电特性区域。 虽然某些工艺可以使用离子注入的方法进行掺杂，但是热扩散仍是最主要、最普遍的掺杂方法。 硅的热氧化作用是使硅片表面在高温下与氧化剂发生反应，生长一层二氧化硅膜。 氧化方法有干氧氧化和水汽氧化（含氢氧合成）两种，扩散炉是用这两种氧化方法制备氧化层的必备设备。 扩散炉是半导体集成电路工艺的基础设备，它与半导体工艺互相依存、互相促进、共同发展。,卧式扩散炉,立式扩

4、散炉,立式炉的优点： 在扩散炉口径变大以后，恒温区的横截面温度差卧式炉比立式大得多，立式炉更能满足工艺要求； 立式扩散/氧化炉能够控制氧气浓度达2030ppm，为达到特殊工艺要求甚至更低，使之满足薄膜工艺要求； 有利于满足自动化水平，实现自动装卸片； 工艺过程中硅片在高温状态易变形,水平放置硅片变形小； 高温扩散及硅片破碎时，立式炉不需要清洗反应管和石英舟，反应部位的粘附物、颗粒少。,离子注入工艺,离子注入(Ion Implantation)是一种物理掺杂工艺，用于向衬底中掺杂。 将具有很高能量的杂质离子(B, P, As)射入衬底晶片（俗称靶）之中，并通过逐点扫描完成对整块晶片的注入。 掺杂

5、深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。 杂质是通过质量分析器单一地分选出来，整个掺杂过程都在高真空(10-4Pa)环境中进行，注入物特别纯净，掺杂均匀性好，几乎无玷污。 是一种低温工艺（小于600）。注入一般在室温（对硅靶）或温度不高（砷化镓靶温不超过400）下进行，拓宽了注入掩模的选择，如光刻胶、铝都可作注入掩模。,离子注入机,离子注入现已成为优选的IC掺杂工艺，其工艺设备为离子注入机。 离子注入机配有精密的电子仪器和机械装置，晶片掺杂完全处于受控状态，可以精确控制杂质分布。,离子注入机工作原理,调节加速电压可以将结深控制到亚微米数量级； 通过测量注入

6、时离子电荷的积累量，可在很宽范围内(5e101e17/cm2)精确（正负1%）控制掺杂总量，获得高浓度杂质，不受固溶度限制。 可以注入各种各样的元素。 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂。,退火工艺,离子注入特别适合高浓度、浅结和低浓度及具有特殊浓度分布截面掺杂层的制备。 离子注入会引起晶格损伤，即注入离子并不正好处于格点上，没有电活性。 如果注入物质是作为掺杂剂，则必须占据晶格位置。 注入损伤需要后续工艺来消除 退火(Annealing)或快速热处理(RTP, Rapid Thermal Processing) 杂质激活（将大部分注入杂质移到晶格位置的过程）,注入前,注入后

7、,退火后,快速退火炉,快速加热退火 RTA (Rapid Thermal Annealing) 以W灯照射使硅表面瞬间加热从而实现退火，退火时间是以分秒计。 快闪灯照退火 FLA (Flash Lamp Annealing) 利用Xe闪光灯快速加热，退火时间以毫秒计。 激光脉冲退火 LSA (Laser Spike Annealing) 利用激光器瞬间加热，退火时间以毫秒计。,氧化工艺,氧化(Oxidation)工艺的主要目的是在硅衬底表面形成氧化膜SiO2。 SiO2 在微电子和微系统中的主要应用包括： 钝化晶体表面，形成化学和电的稳定表面，即器件表面保护或钝化膜。 作为后续工艺步骤（扩散或

8、离子注入）的掩膜（掺杂掩膜、刻蚀掩膜）。 形成介质膜用于器件间的隔离或作器件结构中的绝缘层（非导电膜）。 在衬底或其他材料间形成界面层（或牺牲层）。,热氧化,在硅衬底表面形成SiO2氧化膜的方法： 化学气相淀积(CVD) 氧化 自然氧化 在常温下，硅表面可生长出SiO2氧化层，厚约2nm。 热氧化(Thermal Oxidation) 在高温炉中反应，形成较厚的SiO2氧化层。 也称为热生长法。,热氧化反应,热氧化法的3种环境 干氧氧化 (O2) 水蒸气氧化 (H2O) 湿氧氧化 (H2O+O2),热氧化法的2种化学反应 Si (固) + O2 (气) SiO2 (固) Si (固) + H2

9、O (汽) SiO2 (固) + 2H2 (气),热氧化原理,氧化炉,高温湿式氧化炉,高温干式氧化炉,化学气相淀积工艺,化学气相淀积(CVD, Chemical Vapor Deposition)是利用气态的先驱反应物，以某种方式激活后，通过原子或分子间化学反应的途径在衬底上淀积生成固态薄膜的技术。 利用CVD可获得高纯的晶态或非晶态的金属、半导体、化合物薄膜，能有效控制薄膜化学成分，且设备运转成本低，与其他相关工艺有较好的相容性。 CVD技术已有100多年历史，应用领域很广，如轴承的耐磨涂层、核反应堆里的耐高温涂层。 上世纪50年代起，CVD材料开始用于电子领域；上世纪60年代前后，CVD工

10、艺开始取得突破；目前CVD技术已成为微电子和微系统加工中最重要的工艺之一。 微电子和微系统加工中可淀积的薄膜有： Metal: Al, Ag, Au, W, Cu, Pt, Sn； Non-Metal: SiO2, Poly Si, Si3N4, SiGe, BPSG, Al2O3, ZnO, SMA TiNi。 CVD膜的结构可以是单晶、多晶或非晶态。,CVD工作原理,CVD工作原理 将携带扩散反应物的气体流过衬底（或其他介质）表面。 当气体流过衬底表面时，电阻加热提供的能量引起气体中反应物的化学反应，在反应中和反应后形成薄膜，同时排出化学反应的副产品。 携带扩散反应物的气体称为携载气体(C

11、arrier Gas)。,CVD反应炉,CVD工艺采用的设备为CVD反应炉 卧式反应炉 立式反应炉,卧式CVD反应炉,立式CVD反应炉,PECVD,等离子增强CVD 常压CVD和低压CVD都是在高温下进行的（以便进行充分的扩散和化学反应），其结果是容易对硅衬底造成损伤。 为避免高温，可以采用其他的能量供应形式。 通过高能射频源获得的等离子体就是一种可选形式，称为等离子增强CVD (PECVD, Plasma Enhanced CVD)。,常压CVD (APCVD),低压CVD (LPCVD),等离子体增强CVD (PECVD),各种CVD反应炉,金属有机CVD (MOCVD),PECVD,溅射

12、工艺,在IC工艺中，金属化是在绝缘介质薄膜上淀积淀积金属薄膜，以及随后刻印图形以便形成互连金属线和填充接触孔的过程。 互连指由导电材料（如铝、铜、多晶硅等）制成的连线，将电信号传输到芯片的不同部分。 接触是指芯片内的器件与第一层金属层之间在硅表面的连接。 填充薄膜是指用金属薄膜填充通孔，以便在两层金属之间形成电连接。,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,N+ Source,N+ Drain,P+ Source,P+ Drain,BPSG,W Contact Plug,Metal1,互连,接触,填充薄膜,金属化方法,

13、金属化方法包括： 金属CVD 蒸发 溅射 电镀,物理气相淀积 (PVD, Physical Vapor Deposition),溅射原理,溅射(Sputtering)是一种物理气相淀积(PVD)工艺。 用于在衬底表面淀积一层金属薄膜，厚约100A。 溅射工艺采用在低压（真空度达510-7torr）和室温环境下的等离子实现。 溅射工艺中不发生任何化学反应。,溅射镀膜机,JS700-型磁控溅射镀膜机是在真空条件下，用溅射方式沉积各种薄膜的设备。 配置分子泵抽气系统，能快速获得高真空环境。 设备的靶、烘烤置于顶盖下方，由上往下溅射，并可随盖升降，装卸基片更换靶材方便。,外延工艺,外延(Epitaxy

14、)是在单晶衬底上、合适的条件下沿衬底原来的结晶轴向，生长一层晶格结构完整的新的单晶层的制膜技术。 新生单晶层按衬底晶相延伸生长，并称为外延层。 长了外延层的衬底称为外延片。 外延分类： 气相外延(VPE, Vapor Phase Epitary)常用 液相外延(LPE, Liquid Phase Epitary)III和V簇 固相外延(SPE, Solid Phase Epitary)熔融再结晶 分子束外延(MBE, Molecular Beam Epitary)超薄,外延工艺的特点,CVD和PVD工艺用于在硅衬底表面淀积异质材料。 气相外延工艺和CVD类似，通过包含反应物的携载气体，在衬底表

15、面淀积同质材料。 外延工艺主要用于在硅衬底表面淀积多晶硅薄膜，这些多晶硅是掺杂的硅晶体且晶向随机排列，用于在硅衬底指定区域实现导电。 外延工艺也可以用于在GaAs衬底表面淀积GaAs。 4种外延工艺中，气相外延(VPE, Vapor Phase Epitaxy)是最常用的工艺。,外延反应炉,外延工艺与CVD很相似，不同的是用H2作为携载气体。 为安全起见，在工艺开始之前采用N2清除反应炉中可能存在的O2。,外延设备,气相外延设备,分子束外延设备,刻蚀工艺,刻蚀(Etch)是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。 刻蚀的基本目标是在涂胶的硅片上正确地复制掩模版图形。 IC和M

16、EMS中包括两种基本的刻蚀工艺 湿法刻蚀 采用液态化学试剂 干法刻蚀 采用等离子体,刻蚀参数,刻蚀的几个重要参数 刻蚀速率(Etch rate)：是指在刻蚀过程中去除硅片表面材料的速度。 刻蚀剖面(Etch Profile)：是指被刻蚀图形的侧壁形状，由各向同性还是各向异性决定。 刻蚀偏差(Etch Bias)：是指刻蚀以后线宽或关键尺寸间距的变化。 选择比(Selectivity Ratio)：是指在同一刻蚀条件下一种材料与另一种材料相比刻蚀速率快多少，决定掩模材料的选取。,刻蚀技术要求,IC加工对刻蚀质量的要求 获得满意的剖面（倾斜或垂直） 刻蚀偏差最小（钻蚀最小） 选择比大 刻蚀均匀性好

17、，重复性高 对表面和电路的损伤最小 清洁、经济、安全 MEMS加工的其他要求 高的深宽比 刻蚀速率快,湿法刻蚀,湿法刻蚀(Wet Etch)是利用溶液与被刻蚀材料之间的化学反应，来去除未被掩蔽膜材料掩蔽的部分，从而达到刻蚀目的。 化学溶液称为刻蚀剂(Etchant)。,湿法刻蚀特点,湿法刻蚀的优点 选择性好 重复性好 生产效率高 设备简单、成本低 湿法刻蚀的缺点 各向同性的、钻蚀严重、对图形的控制性较差 安全性、洁净性差（存在气体鼓泡和光刻胶浮渣等问题）,湿法刻蚀机,干法刻蚀,干法刻蚀(Dry Etch)是利用低压放电产生的等离子体(Plasma)中的离子或游离基(处于激发态的分子、原子及各种

18、原子基团等)，与材料发生化学反应或通过轰击等物理作用或两者相结合，从而达到刻蚀的目的。 干法刻蚀采用的是气体刻蚀剂，而不是液态化学试剂和清洗法来去除基底材料。 优点： 刻蚀剖面是各向异性的，具有好的侧壁剖面控制。 好的关键尺寸(CD)控制和重复性。 无化学废液，无污染，洁净度高。 缺点： 刻蚀选择比一般较差。 等离子体带来的器件损伤。 成本高，设备复杂。,干法刻蚀种类,干法刻蚀的三种主要形式： 纯化学过程（屏蔽式、下游式、桶式）： 等离子体刻蚀(Plasma Etching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差。 纯物理过程：

19、 溅射(Sputter Etching)和离子束铣蚀(IBE, Ion Beam Etching)：通过高能惰性气体离子的物理轰击作用刻蚀。各向异性性好，但选择性较差。 物理化学过程： 反应离子刻蚀(RIE, Reactive Ion Etching)：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。 RIE目前已成为VLSI工艺中应用最广泛的主流刻蚀技术。,DRIE刻蚀,深层反应离子刻蚀(DRIE),DRIE在刻蚀过程中可以在侧壁生成几毫米厚的保护掩模。 利用高浓度的等离子源，使基底材料的等离子刻蚀过程与在侧壁上形成刻

20、蚀保护材料的淀积过程交替进行。 刻蚀保护材料：SiO2或聚合物 用DRIE工艺加工的微结构： 深宽比可达100 深度300m 侧壁广角2 刻蚀速率2-3m/min,干法刻蚀比较,等离子体刻蚀对比湿法刻蚀而言，可获得更深的槽，但槽壁不是垂直的，存在广角。 在MEMS和微系统结构中，不希望出现这种广角。,采用RIE特别是DRIE，可以使MEMS结构获得较高的深宽比，而且侧壁几乎完全垂直。,干法刻蚀机,等离子体刻蚀机,反应离子刻蚀机,化学机械平坦化工艺,IC芯片是由多层金属布线层组成的，每层之间由层间介质(ILD, Inter Layer Dielectric)隔开。 随着集成度的提高，表面不平整度

21、将加剧。而表面不平整将严重影响在上面进行光刻工艺（包括光刻胶旋涂和曝光）。 硅片平坦化方法： 平滑 局部平坦化 全局平坦化,CMP工作原理,化学机械平坦化(CMP, Chemical Mechanical Planarization)是一种表面全局平坦化技术。,通过在硅片和一个抛光头之间的相对运动来平坦化硅片表面。 在硅片和抛光头之间有磨料（发生化学反应），并同时施加压力（机械磨去）。,CMP抛光机,CMP设备称为抛光机。,清洗工艺,IC制造工艺里的微粒、金属和有机物构成的器件污染危害非常严重，可使IC产品的良率和可靠性下降。 在每一工艺流程环节里都要清除掉附着在硅圆片上的污染物，防止把污染带

22、到下一道工序。 清洗是大规模集成电路制造过程里不可缺少的工艺环节。 清洗工序的利用率在全部制造工序里很高，清洗工序的利用次数约占全部工序利用次数的20%25%。,清洗工艺原理,附着在硅片上污染源物质大体有4种： 微粒 自然氧化物 金属 有机物 标准方法是“RCA清洗方法” 美国无线电公司(RCA)倡导。 利用高纯度的纯净（去离子）水和药水，把附着在硅圆片上的污染物分离开来或溶解之后实现清除的方法。 利用药水和超声波清除微粒 用氢氟酸清除自然氧化物 以强酸清除金属和有机物,硅片清洗机,全自动硅片清洗机,光刻(1),“光刻(lithography)”来源于两个希腊词：石版(litho)和写上(gr

23、aphein)。 光刻工艺是指通过光成像系统和光刻胶，将掩模版上的图形进行转移，在衬底上形成亚微米级的图形。 光刻是IC加工和MEMS加工中最重要的步骤，目前它也许是唯一可在衬底上制作亚微米精度图形的技术。 在微电子方面，图形化对于集成电路中的p-n结、栅、二极管、电容器等都是必需的。 在微系统方面，光刻主要用来作掩模、体硅工艺的空腔刻蚀、表面工艺中牺牲层薄膜的淀积和刻蚀、传感器和致动器初级电信号处理电路的图形化处理。,光刻(2),光刻工艺利用光学图像和光刻胶(Photoresist)薄膜，在衬底上形成所需要的微细图形。 首先将所需的的光学图形刻印在透明的掩模版(Mask)上（掩模版通常由石英

24、制成）。 然后将掩模版放在涂了一薄层光刻胶材料的硅衬底上方。 最后利用曝光，将掩模上的图形刻印到硅衬底表面的光刻胶上。 经过曝光后的光刻胶，其溶解于某种溶液的性质将发生改变，可以通过显影工艺将可溶解的光刻胶部分进行清除，进而可以进行诸如刻蚀等其他工艺。,光刻(3),光刻(3),涂胶(Resist Coating),光刻(3),曝光(Exposure),光刻(4),(a) 显影(Development) (b) 刻蚀(Etching) (c) 除胶(Photoresist Removal),曝光后的后续工艺,光刻(5),光刻工艺的三要素 光刻机(Lithography Tool, Aligner

25、, Stepper, Scanner) 掩模版(Mask, Reticle) 光刻胶(Photoresist, Resist),光刻(6),掩模版 掩模版包含着预制造的IC特定层的图形信息，决定了组成IC芯片每一层的横向结构与尺寸。 掩模版是IC设计与IC制造之间的接口与桥梁。 所用掩模版的数量决定了制造工艺流程中所需的最少光刻次数。,光刻(7),制造掩模版首先必须有版图 版图就是根据电路、器件参数所需要的几何形状与尺寸，依据IC工艺所确定的设计规则，利用计算机辅助设计(CAD)，通过人机交互的方式设计出生产所要求的掩模版图案。 设计规则主要解决两个问题： 同一层几何图形之间的关系 不同层之间

26、的相互关系 对于每一层版图，版图设计规则将决定允许的最小特征尺寸、最小间隔、该层图形与其他层图形的最小覆盖，与它下面层图形的最小间隔等。,光刻(8),掩模版制造过程,设计并绘制掩模版版图,驱动图形发生器，以一定的间距和布局将掩膜图形印制于掩膜材料上,数据转换成图形发生器的专用文件(CIF文件、PG文件等),制备出批量生产用的掩模版,光刻(9),掩模版制造工艺 电子束制版(Electron Beam) 光学制版 基版材料 玻璃、石英 要求在曝光波长下的透光度高，热膨胀系数与掩模材料匹配、表面平坦且精细抛光 掩模材料 主要是Cr、氧化铬或氧化铁等金属或金属氧化物薄膜 作用是有选择地遮挡照射到硅片表

27、面光刻胶膜上的光。厚度几十几百纳米 要求与基版材料粘附力强、易加工成图形、机械强度与化学稳定性好、分辨率高,光刻(10),对掩模版的质量要求 图形尺寸准确，符合设计要求； 整套掩模版中的各块版应能依次套刻(Overlay)，套刻误差应尽可能小； 图形黑白区域之间的反差要高； 图形边缘要光滑陡直，过渡区小； 图形及整个版面上无针孔、小岛、化痕等缺陷； 坚固耐用，不易变形。,光刻(11),光刻胶 光刻胶(Photoresist, Resist)又叫光致抗蚀剂，是一种由碳、氢、氧等元素组成的有机化合物。 光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变。

28、 作为聚合物来定义，是由光敏化合物(PAC)、基体树脂和有机溶剂等混合而成的胶状液体。,光刻(12),正性抗蚀胶（正胶） 正胶(Positive Resist)是指曝光前对某些溶剂不可溶，而曝光后变为可溶的一类光刻胶。 有2种主要的正胶 PMMA - 聚甲基丙稀酸甲脂 DNQ - 重氮醌酯(20%-50%)&酚醛树脂 正胶对紫外光敏感，在波长为220nm时最敏感。 正胶能用碱性溶剂显影，如氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)、丙酮或醋酸盐。,光刻(13),Positive Resist Light areas on the mask = photoresist is removed

29、at develop. Long-chained molecules in resist are broken down to smaller chains by the UV light, which are easily dissolved by the developer solution. Capable of smaller features, better resolution, but has poor adhesion and costs much more.,Photo Mask,Resist,Silicon Substrate,Oxide,Resist,Resist,Oxi

30、de,光刻(14),负性抗蚀胶（负胶） 负胶(Negative Resist)是指曝光前对某些溶剂是可溶的，曝光后硬化成不可溶解的一类光刻胶。 有2种主要的负胶 两种组成部分的芳基氮化物橡胶光刻胶 Kodak KTFR 敏感氮化聚异戌二烯橡胶 负胶对光线和X射线不敏感，但对电子射线很敏感。 负胶最常用的显影溶剂是二甲苯(Xylene)。,光刻(15),Negative Resist Dark areas on the mask = photoresist is removed at develop. Short-chain molecules in the resist are “cross-

31、linked” by the UV light. Resultant longer chains are resistant to developer solution. Better adhesion, but incapable of producing submicron features. Only used (anymore) for certain special applications.,Resist,Photo Mask,Silicon Substrate,Oxide,Resist,Oxide,光刻(16),两种光刻胶的比较 一般来说，正胶比负胶能使图形的边界更清晰。 正胶更适应于刻印高分辨率图形。,光刻(17),光刻工艺的8个基本步骤,气相成底膜,旋转涂胶,软烘,对准和曝光,曝光后烘焙,显影,坚膜烘焙,显影检查,光刻(18),气相成底膜 包括清洗、脱水和硅片表面成底膜处理。 脱水烘焙后硅片立即用六甲基二硅胺烷(HMDS)进行成膜处理。 目的是增强硅片和光刻胶之间的粘附性(Adhesion Promot