集电课程设计实验指导书-集成电路课程设计指导书2013

2013集成电路课程设计指导书作者集成电路设计教研室修订2013年7月重庆大学通信工程学院2013集成电路课程设计指导书一、课程设计引言集成电路课程设计主要包括模拟集成电路和数字集成电路两部分内容，课程设计主要利用“集成电路工艺”、“模拟集成电路设计”、“数字集成电路设计”课程中学习的设计方法进行专题设计，以便更好地掌握IC的设计方法及流程。本课程设计主要实现8位数字模拟转换器（DIGITALTOANALOGCONVERTER,DAC）的研究。随着数字科技技术的快速发展，对DAC电路提出了更高的要求，高速度、高精度、低功耗等，这些高要求确定了DAC的发展方向。要提高DAC的性能，首先要知道DAC有哪些性能指标，它们和哪些因素相关联。通过完成本课程设计，学生应该对DAC的性能指标有较为全面的了解，并掌握IC层次化设计方法的整个过程。本次设计采用TSMC018UMCMOS制造工艺，DAC设计中要求的所有原理图都必须通过SPETRE仿真求出相关参数，DAC的版图设计必须通过DRC、LVS检验，以及对其进行参数提取后进行后端仿真，达到流片要求后提交代工厂所需GDSII文件。2、实验总体要求及目的基本要求1、学习和研究D/A转换器电路结构和工作原理；2、学习CADENCE全定制IC工具的开发流程和设计方法；3、用CADENCEIC工具实现数模转换电路原理图设计及仿真；4、用CADENCEIC工具实现版图设计及其相关验证；提高要求1、用CADENCEIC工具对设计的版图进行参数分析。2、采用CMOS结构替代了高阻值电阻。采用的CMOS结构是利用场效应管工作在线性区时的电阻特性，电阻值温度系数影响小，集成度高，节省面积；并且还可以通过控制场效应管的栅极电压控制导通电阻。实验目的系统学习并掌握CADENCEIC设计工具的使用，掌握D/A转换电路的工作原理，掌握全定制IC层次化设计方法和流程，深刻理解D/A转换器的性能指标，以及如何通过修改设计参数改善这些指标，充分利用LTSPICE软件辅助本次课程设计，加快设计进度，提高设计指标。三、实验环境1、CADENCEVIRTUOSO5141IC设计软件；2、TSMC018UMMOS工艺器件库；3、TSMC018UM工艺ASSURA版图设计规则文件（包括DRC,LVS和RCX）；4、LTSPICEIC原理图设计仿真软件。四、DAC电路实现原理DAC的功能就是把数字信号转变成模拟信号，通常这种转换是线性的（见图一）。假设DAC输入的数字量是N位二进制码DDN1DN2DN3D0，DN1为最高位MOSTSIGNIFICANTBIT，MSB，D0位为最低位LEASTSIGNIFICANTBITLSB，则输出模拟量A和输入数字量D间的函数关系可用下式表示11102NIIK式（11）中的K为数模转换比例系数，也即最小变化值、最低输出值。当模拟参考量为电压时，,当模拟参考量为电流时，。其中NREFV2/NREFIK2/是参考电压，为参考电流，DI数字量表示D的第I位，其值为0或1REFVI。2I是第I位的权值。数模转换的这种线性关系可通过图1的例子表示出来图14位输入数字量与输出模拟量的线性对应关系本次设计采用R2R倒T型网络来实现上述转换关系，其电路原理图如图2所示图2R2R倒T型网络由图2可知，A,B,C三点的等效电阻为2R，D点的等效电阻则为R，所以总电流为IVREF/R,各支路电流按图中标注分配。流向运放反相输入端节点的电流为IID342I8160VREF243210D因运放开环放大倍数较高，所以可近似认为，这样输出模拟电压VO为FI201234FREFODIV在设计电路时通常取RFR，如此就实现了式（11）的转换关系。R2R倒T型电阻网络DAC有以下不足之处。倒T型电阻网络相当于传输线，图中的模拟开关S3S0非理想开关，它自身具有一定的阻值和开关时间，因此从模拟开关到电阻网络建立稳定的输出，需要一定时间。而且位数越多，建立时间越长。因此，在位数较多时将直接影响DAC的转换速度。另外当有几位数码同时发生变化时，由于各级信号传输到输出端所需时间不同，因而在输出端可能产生瞬时尖峰。同学们可通过自己设计的电路观察到这些现象。采用MOS工艺的电路其速度功耗积明显优于双极型电路，而且结构简单，占用芯片面积更小，这也是本课程设计采用CMOS工艺的主要原因。NMOS管相对于PMOS管有更高的电流驱动能力和高的跨导，性能更好，所以本设计采用NMOS场效应管作为倒T形R2R电阻网络中各支路的电流模拟开关S3S0。除了本课程设计采用的R2R倒T型电阻网络拓扑结构的DAC转换器之外，还有很多其他类型的电路拓扑结构也可实现数模转换，它们各有优缺点，完成本课程设计后，IC设计专业的同学们应该主动探究不同类型的ADC设计，因为在这个领域的就业前景非常广阔，熟悉ADC设计的学生今后定能创造辉煌。五、课程设计的具体内容和要求本次课程设计内容应基于图3所示的DAC方框图（不含运放）进行图3DAC总体方框图（不含运放）R2R倒T型电阻网络中的电流模拟开关由图4电路实现图4电流模拟开关由此可看出，本次课程设计需根据层次化设计方法完成以下电路和模块的设计1反相器；（这是最底层电路，我们称其为第一层次）2电流模拟开关；（这是一个含有反相器电路的小模块，为第二层次）3R2R倒T型电阻网络（不含运算放大器）；（该电路含模拟开关，为第三层次）48位锁存器；（它与R2R倒T型电阻网络位于同一层次）见图5。注意8位锁存器的设计采用教材中P242页图77所示电路，这是典型的由传输门构成的1位正锁存器电路。CLKCLKDQ由图可以看出，这也是一个含有底层反相器模块的二层次电路，将8个这样的1位锁存器组合起来即可构成8位锁存器。即此8位锁存器具有三个层次。5负与门，也即或非门；它与R2R倒T型电阻网络，8位锁存器位于同一层次。以上5个模块属于数字电路设计部分。6单独设计的运算放大器，这是模拟电路设计部分；7最后就是将这5个模块再加上运算放大器组合在一起构成8位DAC数模转换器。再验证电路的工作是否正确。DAC转换器的性能指标要求失调误差或称零点误差失调误差定义为数字输入全为0码时，其模拟输出值与理想输出值之偏差值。对于单极性D/A转换，模拟输出的理想值为零伏点。对于双极性D/A转换，理想值为负域满量程。偏差值的大小一般用LSB的份数或用偏差值相对满量程的百分数来表示。本次课程设计为单极性D/A转换器。50NA增益误差或称标度误差D/A转换器的输入与输出传递特性曲线的斜率称为D/A转换增益或标度系数，实际转换的增益与理想增益之间的偏差称为增益误差。增益误差在消除失调误差后用满码输入时其输出值与理想输出值满量程之间的偏差表示，一般也用LSB的份数或用偏差值相对满量程的百分数来表示。21/2LSB非线性误差DNL,INLD/A转换器的非线性误差定义为实际转换特性曲线与理想特性曲线之间的最大偏差，并以该偏差相对于满量程的百分数度量。在转换器电路设计中，一般要求非线性误差不大于1/2LSB。转换稳定时间图51位正锁存器输入信号从全0直接跳变为全1时输出电压从0到稳定值的时间。500NS电源功耗450MW，125MW毛刺电压TOOLSLIBRARYMANAGER，建立自己的设计库，FILENEWLIBRARY，统一命名为DACLIB学号，在该设计库中先设计一个反相器，CELL命名为INVERTER学号，注意请同学们一定按照规定的方式命名，否则指导老师可以拒绝指导和检查，课程设计的成绩也可以打很低。构建反相器的PMOS和NMOS晶体管，请选用TSMC18RF工艺库中的PMOS2V和NMOS2V器件，宽长比设定为晶体管默认的最小值，如果有必要以后进行调整。图6为设计好的反相器，供参考。图6反相器的一个参考设计然后为反相器创建一个符号，该符号将用于层次化设计中。图7参考设计反相器的图形符号为了设计的顺利进行，每设计一个模块就要对其仿真，确认它能工作，且性能良好，对于反相器来说就是传输延迟和输出波形的上升下降时间。反相器的测试要在带负载下进行，反相器的测试电路如图8，取名INVTST加学号。图8反相器测试电路信号源选ANALOGLIB库中的VPULSE，参数设置如图9图9VPULSE信号的参数设置进行50NS的瞬态仿真，其测试结果如图10NET3NET10图10反相器的瞬态仿真结果参考实验指导书，对仿真波形局部放大，求出传输延迟和上升下降时间。参考图11。图11求反相器传输延迟和上升下降时间所用的波形图传输延迟时间TPD上升时间TRISE下降时间TFALL反相器设计完成后即可开始设计电流模拟开关，取名ANALOGSW加学号，见图12图12电流模拟开关原理图按照前面所述，用TSMC18RF工艺库中NMOS2V场效应管作为倒T形R2R电阻网络中各支路的电流模拟开关S3S0。该MOS管的沟长设为180N，沟宽设为2。接着创建一个电流模拟开关的符号，管脚布置如图13所示，其中DI为输入数字量，它控制模拟开关输入电流的去向OUT1/OUT2，SI为流入模拟开关的电流信号。图13电流模拟开关图形符号然后对其进行仿真测试，理想情况是在输入DI为1时，OUT1有电流输出，DI为0时，OUT2有电流输出。仿真测试电路如图14，取名ANALOGSWTST加学号。图14电流模拟开关测试电路DI输入端的VPULSE信号，DELAYTIME设为1S，PULSEWIDTH2S，PERIOD4S，其他参数设置见上图，进行10S的瞬态仿真，仿真结果如图15所示图15电流模拟开关仿真测试结果图15中第一行为DI输入数据，中间为流出OUT1的电流，第三行为流出OUT2的电流。根据上面的测试电路，加在SI端的电压为5V，该支路电阻为10K，则理想情况下开关接通时的输出电流应该为05MA局部放大观察误差为多大，尽量降低误差，写入你的设计报告中。电流模拟开关仿真结果I。接下来设计第三个模块，R2R倒T型电阻网络，取名为R2RLADDER加学号。该模块中含有电流模拟开关模块，参考设计总图见图16，细节见图17所示。图16R2R倒T型电阻网络总图为了看得更清楚些，图17是局部放大图图17R2R倒T型电阻网络局部放大图其中的电阻R选用TSMC18RF库中的RNWELL型号，阻值取5K，那么2R也就是10K。5K和10K阻值的设定如图18和图19所示图185K阻值的设定然后为R2R倒T型电阻网络创建一个符号，如图20所示。图20R2R倒T型电阻网络的图形符号图1910K阻值的设定接下来就是仿真测试R2R倒T型电阻网络的工作情况，构建测试电路如图21所示，取名R2RTST加学号。图中D数据输入端的VPULSE信号设置等同于电流模拟开关中的DI信号设置，其他参数按图21中的指示设置。图21R2R倒T型电阻网络的仿真测试电路请测试输入信号从全0跳变为全1极端情况下流出端口OUT1和OUT2的电流大小。根据以上测试电路的设定，其测试结果应该如图22所示理想总电流应该为1MA。图22R2R倒T型电阻网络的仿真测试结果如果一切顺利现在就可以设计D锁存器了，取名DLATCH加学号。首先设计1位正D锁存器，即时钟为高时输出跟随输入变化，时钟变低时锁定之前的输入值。晶体管仍然采用PMOS2V和NMOS2V器件，1位正D锁存器参考设计如图23所示图231位正D锁存器参考设计其中又用到了以前创建的反相器模块。电路中的P管沟长设为180N，沟宽设为1U，N管沟长设为180N，沟宽设为05U，然后为它创建一个符号，如图24所示图241位正D锁存器的图形符号其仿真测试电路取名DLATCHTST加学号，图25是测试参考电路。图251位正D锁存器的仿真测试电路第一次仿真时的数据端D可按如图26给出的参数设置图26D输入端VPULSE的信号设置而CLK输入端的VPULSE数据则参考图27进行设置。图27CLK输入端VPULSE的信号设置本次仿真测试结果应该类似于图28所示图281位正D锁存器的仿真测试结果之一可以看出，在60NS位置以前，在CLK为高期间输出能跟随输入数据D的变化，且在CLK的下跳沿能将该时刻的D数据锁存。但是同学们应该注意到了在60NS附近有一个小毛刺，那是因为在时钟下降沿那一刻数据D正好发生跳变，不能满足建立时间的要求，所以没有正确地将D为1的值锁存在输出。同学们可以通过仿真求出你所设计的锁存器建立时间，图29、图30给出了测试信号的设置。图29D输入端VPULSE的信号设置图30CLK输入端VPULSE的信号设置图31给出了该设置的一个参考结果。图311位正D锁存器的建立时间的仿真测试结果求出建立时间的方法为反复调整D信号上升沿相对于时钟信号下降沿的时间，直到Q输出端不能将正确的D信号锁定为止，本例建立时间约为199PS（见图31中底部位置的红圈中数据）。整个仿真时间为2NS。在设计完1位D锁存器后，将8个这样的锁存器组合在一起构建成8位D锁存器，取名DLATCH8BIT加学号。注意电源线和地线要正确连接。参考电路给出如图32。图328位正D锁存器的电路原理图创建的符号管脚布局如图33所示。图338位正D锁存器的图形符号现在我们需要设计一个8位锁存器的测试电路，要求输入数据能够从00000000逐步变化到11111111时输出能正确锁存输入数据。这需要有点创新想法，在此给出一种方法，测试电路图如图34所示。希望同学们能想出更多更好的方法。电路名DLATCH8ITTST加学号。图348位正D锁存器的测试电路其中DACINPUT模块由8个脉冲源构成，见图35。D0脉冲源周期设为10U，脉宽设为5U，延迟设为5U；D1脉冲源是D0脉冲源参数的两倍，即周期设为20U，脉宽设为10U，延迟设为10U；D2脉冲源是D1脉冲源参数的两倍，依次类推图358位正D锁存器测试电路的数据输入模块而CLK时钟信号源的设置见图36所示。图368位正D锁存器测试电路的CLK时钟源设置对图34所示电路进行瞬态仿真，仿真时间设定为128MS，请在课程设计报告中回答为何要设定为这个数字实际仿真时间大约会在1分钟左右，请耐心等待。仿真结果截图如图37所示。图378位正D锁存器的仿真结果CLOCKD0Q0D1Q1D2Q2D3Q3D4Q4D5Q5D6Q6D7Q7可以看出当输入数据依次变化时，输出能正确将输入数据锁存。上图是在一个比较大的时间框架下观察的，似乎输出完全跟随输入变化，其实当我们局部放大仿真曲线后，在一个很小的时间框架内观察输出和输入的关系，就不是你想的那样了，图38给出了输出随输入变化的细节。放大你自己的仿真曲线，看是否与此相同。图388位正D锁存器仿真结果局部放大图其中绿色的线是D锁存器的输入信号，红色的线是D锁存器的输出信号。最后请同学们按照以上设计指导找一些参考资料自行设计一个负与门（或非门）。至此DAC转换器的数字部分原理图设计完成。下一步是设计模拟部分的运放。两级运算放大器的设计按照图39所示电路拓扑结构的形式进行设计。图39两级运算放大器参考原理图创建运放模块，取名OPAMP加学号。运算放大器的工作电压要求能达到55V，而TSMC18RF工艺库中NMOS2V以及PMOS2V器件的最高电压只有4V，NMOS3V和PMOS3V器件的耐压可到65V以上，所以运放中的所有MOS管都选这种器件。在运放设计的计算中，VDD取55V，VSS取55V。图中M9的W/L影响增益，M7和M8的W/L影响带宽和相位裕度，C1补偿电容也影响带宽和相位裕度。设计时请选用TSMC18RF库中的PMOS3V器件代替，其沟长和沟宽都设为15U。将PMOS管用作补偿电容的接法比较简单，见图40。图40PMOS管用作补偿电容的接法M1，M2晶体管为对称的P管，M3，M4管为对称的N管，P管的W/L一般设计成N管W/L的两倍，M5，M6的W/L一般取与M1，M2管的W/L相同。根据在模拟集成电路设计课程中学到的知识，合理选择晶体管的W/L参数，使其静态工作点合理，并使运放增益在60DB以上的工作带宽在10KHZ左右。增益为1DB带宽8MHZ左右。上图运算放大器的相关理论计算公式及MOS管参数为708VVTPTN整个运放的开环放大倍数由第一级放大倍数AD1和第二级AD2相乘得到。2/132VAKR|IKADPO42QP11RO2,RO4是M2和M4晶体管的输出电阻，RO2RO41/ID,IQ是流出M6管的电流，因对称关系IDIQ/2，取002V1，RO7RO81/ID7,2/6K|IKNO87DN2开环放大倍数AOAD1AD2，增益GAIN20LOGAOIQ可通过电路分析很容易确定。整个通过仿真调试确定晶体管尺寸的过程比较漫长，为了顺利完成课程设计的全部内容，现将能保证正常运行的参考设计数据汇总如下，见表1，以便加快进度。M1/M2M3/M4M5/M6M7M8M9补偿电容沟道长LENGTH600N600N600N600N600N20U15U沟道宽WIDTH4U3U4U12U12U500N15U栅极分段FINGERS3234411MOS管总宽12U6U12U48U48500N15U晶体管编号晶体管参数并联数MULTIPLIER1111111表1两级运放晶体管设计参考尺寸运放原理图设计完成后，创建一个符号，如图41所示。图41两级运算放大器的图形符号然后对其进行AC分析，以测试幅频和相频特性，测试电路如图42所示图42两级运算放大器的仿真测试电路仿真操作步骤请参看实验指导书二。仿真结果应符合前面提出的指标要求，本例的仿真结果由图43给出。图43两级运算放大器的AC扫描仿真测试结果由上图可看出，相位裕度为60度，10KHZ增益为60DB以上，可以满足设计要求。最后一步就是把以上所有调试成功的模块组合在一起构成DAC转换器，具体仿真电路如图44所示。输入信号仍然采用自己创建的DACINPUT模块，参数设置与仿真DACINPUT模块时的设置相同。用瞬态仿真观察输出电压波形，仿真周期应该设为256MS，这样可以观察两个完整的数模转换周期，但仿真时间较长，可能要3分多钟，需要耐心等待。图44完整的DAC转换仿真测试电路仿真结果由图45给出作为参考。图45完整的DAC转换仿真测试结果可以看出，随着输入从00000000到11111111的变化，输出电压呈现线性增加的态势，转换效果相当不错，非线性误差很小。局部放大后可得具体数据。至此在你的DACLIB库中应该有图46中的大部分内容了。图46DACLIB库中应该有的文件列表从上面的仿真可以观察到当输入线性增加时输出也线性增加的情况。但有时输入不是按线性规律增加的，比如说是按正弦规律变化时，输出是否也能按正弦规律变化呢这个仿真可通过调用CADENCE自带的AHDLLIB库中的ADC_8BIT模数转换器来完成。输入信号为正弦，通过ADC_8BIT模数转换器转换为数字信号，再通过你自己设计的数模转换器恢复成正弦信号，比较输入和输出二者之间的误差。具体的仿真测试电路见图47所示。图47完整的DAC转换仿真测试电路，带输入输出比较其中ADC_8BIT模块的设置如图48所示。图48ADC_8BIT模块的设置VCLK输入端接入一个ANALOGLIB中的VPULSE信号,其参数设置在图49中给出。VIN输入端接入一个ANALOGLIB中的VSIN信号，其设置简单，在图47中已经给出了。图49ADC_8BIT模块的VCLK信号设置对图47的电路进行瞬态仿真，仿真时间设为150U，实际仿真时间大约2分多钟，则可得到如图50所示的仿真效果图。图50输入为正弦数字量时的转换波形图图50中的橙色信号为标准的正弦输入信号，红色线为自己设计的数模转换器转换出来的模拟信号，根据设计的测试电路分析可知，输入和输出信号是反相的。可以看出，上图的转换效果是非常令人满意的。原理图设计与仿真到此结束，下面开始版图设计。首先创建INVERTERCELL的版图，即LAYOUT。这次不需要同学们自己画出晶体管的版图，而只需将现成晶体管版图连接起来构成反相器版图即可。采用如下方式进行可加快版图设计。打开反相器的原理图，点击TOOLSDESIGNSYNTHESISLAYOUTXL，弹出窗口选CREATENEW，点击OK弹出窗口点击OK自动打开版图编辑器。在打开的版图编辑器中点击DESIGNGENFROMSOURCE，弹出LAYOUTGENERATIONOPTIONS窗口，直接点击OK，晶体管版图和管脚符号自动生成了，见图51所示图51TSMC018工艺库自动生成的晶体管版图按SHIFTF显示版图内部结构，按CTRLF只显示版图轮廓，如图52所示。图52自动生成的晶体管版图内部细节删除引脚符号，将晶体管移动到紫色线框内，如图53所示。图53将晶体管移动到工作位置区示意图为了精确移动定位，请将栅格捕捉按图54设置好。图54栅格捕捉距离设置然后用PATH命令将反相器版图按电气连接关系连接起来，如图55所示图55用PATH命令连接MOS管器件示意用PATH命令的好处是在切换不同的工艺层时它能够自动加入连接头。要了解TSMC18RF工艺库中的晶体管是由哪几个层构成的可进行如下操作，例如想了解PMOS管的结构，先选中它，再点击DESIGNHIERARCHYDESCENDREAD,在打开的窗口中点击OK就进入到详细的PMOS管版图中。要退出版图返回到上一层，点击DESIGNHIERARCHYRETURN。图56是TSMC18RF工艺库中PMOS管的详细版图。图56PMOS管的详细版图图57是NMOS管的详细版图。图57NMOS管的详细版图用鼠标任意点击一个层选中它，再按Q查看属性就可知道这个层的名称了。了解PMOS和NMOS晶体管的结构后，参考IC设计实验指导书完成反相器版图绘制。图58给出了反相器的完整版图，供参考。其中黄色金属层可不用绘制。图58用于本课程设计的反相器版图接下来进行设计规则DRC检查。本次课程设计不同于上次实验课用的DIVADRC，因我们采用了层次化设计，且版图量远大于实验课的内容，所以在此使用功能更强大的ASSURA版图设计验证工具。点击ASSURARUNDRC,打开对话窗如图59。图59ASSURADRC规则文件设定界面参见图59红色框中的路径指定好工艺库中DRC文件的路径。点击OK开始检查。检查完毕将弹出一窗口这个窗口并不表示没有错误，只是表示检查完毕。点击YES看结果。你做的很完美，没有错误。有错误时会出现如图60所示的窗口图60ASSURADRC版图规则验证出错信息窗口上下箭头看不同类型的错误，左右箭头看同一错误的不同出错位置。这些错误会在版图编辑器中以闪烁方式标示出来。根据提示修改错误直到无错误为止。接下来进行LVS检验，即版图和原理图的对比验证。点击ASSURARUNLVS，弹出窗口如图61所示图61ASSURALVS版图原理图对比验证规则文件设定图61的核心是帮助从工艺库中找出并指定红线框中的文件名字路径。点击OK。如果版图和原理图匹配，则弹出窗口，见图62所示图62ASSURALVS版图原理图对比验证完成匹配点击YES，弹出DEBUG窗口，见图63所示图63ASSURALVS版图原理图对比验证诊断结果匹配因为匹配，所以显示SCHEMATICANDLAYOUTMATCH，如果不匹配则会指出不匹配位置，见图64所示图64ASSURALVS版图原理图对比验证诊断结果不匹配点击OPENTOOL开始错误诊断。关于LVSDEBUG的详细使用请参看ASSURA用户手册，该文件位于ASSURA安装目录中的ASSURADOC文件夹中。作为一名设计人员从现在起就要习惯查阅设计软件的用户手册和参考手册，因它们大多都是英文资料，一般人不愿意查阅，如果从现在起就强迫自己养成习惯，则过不了多久你就不再是一般人了，你将会是一个能熟练运用IC设计软件的高级设计师，职业前途无限美好。话归正传，如果版图和原理图匹配，就可开始版图提取，该任务既可提取电路节点，又可提取寄生参数。点击ASSURARUNRCX，弹出图65对话框图65ASSURARCX版图提取相关参数设定注意红色线框中内容的设置如图65所示，主要是指明工艺库中ASSURA_RCX文件夹的正确路径。然后点击SETUP旁边的EXTRACTION选项，弹出图66所示窗口图66寄生参数提取模式设定窗口注意设定红色线框中的内容如图66所示。点击OK，弹出提取完成窗口获取了AV_EXTRACTEDVIEW后，你可以打开此文件，见图67所示图67版图提取后获得的电路图AV_EXTRACTEDVIEW按SHIFTF以原理图符号形式显示器件，见图68，按CTRLF返回图67的形式。图68版图提取后获得的原理图形式显示方式局部放大，可看到提取的寄生电阻电容以及它们所在的位置，见图69所示图69版图提取后获得的原理图局部放大显示方式对反相器模块现在可以进行最后一步工作了，即后端仿真。具体设置过程请参看IC设计实验指导书二，下面各图中信号源参数设置与前面的原理图仿真时设置相同。图70、71、72分别给出了仿真实验原理图，仿真设置以及仿真结果供参考。图70后端仿真原理接线图仍然进行瞬态仿真，仿真设定见图71所示。注意VIEW为CONFIG。图71版图提取反相器的后端仿真设置前后端仿真结果比较见图72所示图72反相器前后端仿真结果比较图72的局部放大图如图73所示，可看出版图提取的反相器上升沿要略微慢些。图73反相器前后端仿真结果比较局部放大图确认反相器版图可以工作后，就可以开始设计电流模拟开关的版图，方法与设计反相器版图一样，即先打开电流模拟开关原理图，点击TOOLSDESIGNSYNTHESISLAYOUTXL，在打开的版图编辑器中点击DESIGNGENFROMSOURCE，这次除了晶体管版图和管脚符号自动生成以外，反相器的版图也通过调用自动生成了，见图74所示图74版图联动工具自动生成的电流模拟开关版图按照前面叙述的方法连线完成电流模拟开关版图。参考版图见图75所示图75电流模拟开关参考版图接着对电流模拟开关版图进行DRC，LVS和RCX操作，方法同反相器操作时一样，图76是提取的电流模拟开关版图图76电流模拟开关版图提取的电路AV_EXTRACTEDVIEW进行电流模拟开关的后端仿真，仿真测试原理图如图77所示图77电流模拟开关后端仿真测试电路电流模拟开关后端仿真设置如图78所示图78电流模拟开关后端仿真设置电流模拟开关前后端仿真结果比较如图79所示图79电流模拟开关前后端仿真比较局部放大图这是流出OUT1端口的电流，都有过冲，都稳定在500A，但提取的电路因寄生参数的原因电流略有滞后。这就验证了电流模拟开关的版图设计符合要求。接下来该做什么同学们应该很清楚了，那就是完成R2R倒T型电阻网络，D锁存器和运算放大器的版图设计，电阻电容和晶体管器件都会自动生成，只需完成电气连接关系即可。注意电流大的地方，金属线要画粗一点，若晶体管形状太细长应该使用MULTIFINGER，这一点上课时讨论过。图80给出了R2R倒T型电阻网络的参考版图设计。请按前面所述步骤同样完成R2R倒T型电阻网络版图的DRC,LVS,RCX过程。图80R2R倒T型电阻网络的参考版图设计R2R倒T型电阻网络前后端仿真结果比较如图81所示图81R2R倒T型电阻网络前后端仿真结果比较本设计理论值在1MA，请同学们分析电流过冲的原因并测量过冲到稳定的时间，因为这个时间在很大程度上影响数模转换器的转换稳定时间，很重要。8位D锁存器的版图如图83所示，是由8个1位D锁存器版图构成的，因此必须先绘制1位D锁存器版图，这会大大提高版图绘制效率。1位D锁存器版图见图82所示。同样请按前面所述步骤先完成1位D锁存器版