IQ解调变器之设计与制作.ppt

1、冯佳大学通信系何满龙博士，IQ解调器设计与制造单元14，11-2，概述，QPSK解调基本理论简介，电路实例分析，测量结果讨论，11-3，简介，在前一章中，我们已经讨论过QPSK调制是一种节省带宽的调制方法，如图10-3所示。在本章中，我们将讨论QPSK解调的结构和原理。图11-4示出了QPSK解调的基本原理和qpsk解调的电路结构。从图中可以看出，输入到解调器的QPSK信号需要通过平衡混频器乘以一组正交基函数，以分别获得解调的输入和输出数据。通过低通滤波器从混频器的高频信号中滤出解调的数据信号，然后通过数据恢复设备将数据信号恢复为标准数字数据。然后通过多路复用器将输入和输出的数字数据信号转换成

2、串行数据。11-5，qpsk解调的基本理论，图11-1 QPSK解调结构图，11-6，QPSK解调的基本理论，从等式(10-3)，我们知道qpsk信号可以由以下等式表示：(11-1)，其中m=1，2，3，4，11-7，通过将等式(11-1)乘以一组正交基函数，我们可以得到：(11-2a)，11-8，QPSK解调的基本理论，(11-2b)，11-9通过观察等式(11-2)，我们可以发现QPSK信号乘以最后一组正交基函数。通过低通滤波器，我们可以滤除载波的双谐波输出部分，得到I数据和Q数据的输出，如图8-1中数据恢复设备的输入信号所示。m=1，2，3，4 (11-3a)，M=1，2，3，4 (11

3、-3b)，11-10，qpsk解调的基本理论，可通过扩展等式(11-3)获得：(11-4a)，11-11，qpsk解调的基本理论，(11-4a)，11-12，根据等式(11-4)，我们可以发现解调输出信号Xi-数据(t)和XQ-数据(t)的幅度与调制器输入的2位信号之间的关系如表11-1所示(与表10-2完全相同)。表11-1解调输出信号和2位信号之间的关系，表11-13，电路示例分析，图11-2显示了本章中IQ解调器的详细电路框图。从图中可以看出，该IQ解调器由QPSK解调器、数据恢复、CLK恢复、曼彻斯特解码器和数据组合器组成。调制器中每个电路的作用和电路的工作原理如下所述。图11-14，

4、电路实例分析，图11-2 IQ解调器的详细电路框图，图11-15，电路实例分析，QPSK解调器：在图11-2中，QPSK解调器主要将QPSK调制信号与载波信号相乘，进行解调和恢复，产生解调的I数据和解调的q数据信号，然后，图11-3显示了由RF2713设计和制造的QPSK解调器的电路图。RF2713包括一个90移相器(四分频)。到2；90o功分器)、数字驱动电路、基频放大器和两套双平衡混频器。11-16，电路示例分析，图11-3 QPSK解调器电路图，11-17，电路示例分析，数据恢复器：图11-2中数据恢复器的功能是将前一个QPSK解调器解调的智商数据信号恢复到标准数字数据电平(即低为0V；

5、高电平为5伏)，以便于基带电路的后续操作。要设计数据恢复器电路，只需使用运算放大器(A741)设计一个比较器，并使用电阻和齐纳二极管形成一个限幅器，将数据恢复器的输出电压限制在0.5 V，如图11-4所示。11-18，电路示例分析，图11-4数据恢复器电路，数据恢复器，11-19，电路示例分析，时钟恢复器：图11-2中的时钟恢复器的作用是恢复接收的数字信号时钟，并通过该时钟获得由一系列接收的数字信号表示的信息，并提供解码所需的时钟信号。图11-5是时钟恢复电路的完整结构图。从图中可以看出，时钟恢复电路非常简单，只需由延迟电路、异或门和锁相环电路组成。对于时钟恢复电路的工作原理，我们可以用图11

6、-6所示的时序图来解释。图11-20，电路示例分析，图11-5中时钟恢复器的完整架构图，时钟恢复器：11-21，电路示例分析，图11-6中时钟恢复电路的时序图，时钟恢复器：曼彻斯特信号，即图11-7、11-22中的T2脉冲信号，电路示例分析，图11图11-8是曼彻斯特解码的波形图。从图中可以看出，为了解码明斯特编码信号并恢复原始数据信号，只需对明斯特编码信号和时钟信号进行异或运算，如图11-9所示。11-24，电路示例分析，曼彻斯特解码器：图11-9曼彻斯特信号解码电路图，图11-8曼彻斯特信号解码波形图，(1)、(2)、(10)是正交的，11-25，电路示例分析，数据组合器：在图11-2中，

7、数据组合器的目的是从上述功能中，我们可以看到，数据组合器实际上是一个并行输入串行输出(PISO)转换器，其电路架构如图11-10所示。从图中可以看出，它主要利用移位寄存器74HC165来实现并/串行转换的目的，图11-11给出了它的时序图。11-26，电路示例分析，图11-10中数据组合器的电路图，数据组合器：11-27，电路示例分析，图11-11中74hc165的时序图，数据组合器：11-28，电路示例分析，MSA-06实验模块IQ调制器IQ解调器，11-28基频信号的测量：在时钟信号输入端输入幅度为2.5 V、偏移为2.5 V、频率为10 kHz的方波(CLK即高5伏、低0伏的TTL波.智

8、商调制器基频电路部分的智商输出数据通过连接线连接到智商解调器基频电路部分的智商数据输入端。用示波器观察解调器各测试点的输出波形，并记录观察结果。11-30，电路实例测量结果的讨论，图11-2或MSA11-1中基频信号波形的测量结果，ch1:双极性idach 2:双极性qdata，ch1: idach 23360 qdata，11-31，电路实例测量结果的讨论，图11-2或MSA11-1中基频信号波形的测量结果(续)，ch1:恢复CLK，CH13360 图11-2或MSA11-1中基频信号波形的测量结果(ch1:相干CLK CH2:数据恢复器idata，CH1:解码idata ch2:解码qda

9、ta，11-33，电路实例测量结果讨论，图11-2或MSA11-1中基频信号波形的测量结果(续)，CH1:数据O/P CH2:测试点T3(或参考即高5伏、低0伏的TTL波.在ETEK MSA-2003-06模块功率分配器的本地信号输入端，输入一个幅度为400毫伏(5 dBm)和频率为70兆赫的载波信号。功率分配器的输出端(LO1 O/P和LO2 O/P)的输出信号分别通过射频连接线连接到智商调制器的载波输入/输出和智商解调器的载波输入/输出。11-35，讨论电路实例的测量结果，智商调制器的QPSK调制信号通过射频连接线连接到智商解调器的QPSK输入端(QPSK输入/输出)。用示波器观察解调器各测试点的输出波形，并记录观察结果。11-36，电路实例测量结果的讨论，图11-2或MSA11-1中IQ解调器的波形测量结果，ch1:双极性idata ch2:双极性qdata，qpsk(时域)，11-37，电路实例测量结果的讨论，图11-2或msa11-1中IQ解调器波形的