第8章+存储器与可编程逻辑器件.ppt

1、1,第8章 存储器与可编程逻辑器件,内容提要： 存储器是计算机和数字系统不可缺少的重要设备，可编程逻辑器件是目前数字系统设计的主要逻辑器件。本章首先介绍存储器的基本概念，各种存储器的工作原理以及存储器容量的扩展方法。然后介绍可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）的电路结构和应用。最后简述CPLD、FPGA和在系统编程（ISP）技术的基本思想。,2,8.1存储器概述,主要内容： 存储器的分类、相关概念 存储器的主要技术指标,3,8.1.1 存储器分类,存储器是一种能存储大量二进制信息的半导体存储器，随着微电子技术的发展，半导体存储器以其容量大、存取速度快、可靠性高、外围电路简单、与其它

2、电路配合容易等特点，在计算机和数字系统中得到了广泛的应用。它用来存放程序和大量的数据，是计算机和数字系统中非常重要的组成部分。 按照存储器的性质和特点分类，存储器有不同的分类方法。,4,根据存储器存取功能的不同分类 存储器可分为只读存储器（Read-Only Memory，简称ROM）和随机存取存储器（Random Access Memory，简称RAM）。 只读存储器在正常工作状态时，只能从中读取数据，而不能写入数据。ROM的优点是电路结构简单，数据一旦固化在存储器内部后，就可以长期保存，而且在断电后数据也不会丢失，故属于数据非易失性存储器。其缺点是只适用于存储那些固定数据或程序的场合。 随

3、机存取存储器与只读存储器的根本区别在于：随机存储器在正常工作状态时可随时向存储器里写入数据或从中读出数据，在存储器断电后信息全部丢失，因此RAM也称为易失性存储器。,5,根据存储器制造工艺的不同分类 存储器可分为双极型存储器和MOS型存储器。双极型存储器以TTL触发器作为基本存储单元，具有速度快、价格高和功耗大等特点，主要用于高速应用场合，如计算机的高速缓存。MOS型存储器是以MOS触发器或MOS电路为存储单元，具有工艺简单、集成度高、功耗小、价格低等特点，主要用于计算机的大容量内存储器。,6,根据存储器数据的输入/输出方式不同分类 存储器可分为串行存储器和并行存储器。串行存储器中数据输入或输

4、出采用串行方式，并行存储器中数据输入或输出采用并行方式。显然，并行存储器读写速度快，但数据线和地址线占用芯片的引脚数较多，且存储容量越大，所用引脚数目越多。串行存储器的速度比并行存储器慢一些，但芯片的引脚数目少了许多。,7,8.1.2 存储器的相关概念,半导体存储器的核心部分是“存储矩阵”，它由若干个“存储单元”构成；每个存储单元又包含若干个“基本存储单元”，每个基本存储单元存放1位二进制数据，称为一个“比特”。通常存储器以“存储单元”为单位进行数据的读写。每个“存储单元”也称为一个“字”，一个“字”中所含的位数称为“字长”。 图8-1为一个64位存储器的结构图，64个正方形表示该存储器的64

5、个“基本存储单元”，每4个“基本存储单元”构成1个“存储单元”，故该存储器有16个“字”，其“字长”为4。这样的存储器称为164存储器。,8,图8-1 64位存储器结构,9,8.1.3 存储器的性能指标,存储器的性能指标很多，例如存储容量、存取速度、封装形式、电源电压、功耗等，但就实际应用而言，最重要的性能指标是存储器的存储容量和存取时间。下面就这两项性能指标的具体情况予以说明。 1存储容量 存储容量是指存储器能够容纳的二进制信息总量，即存储信息的总比特数，也称为存储器的位容量。 存储器的容量=字数（m） 字长（n）。 设存储器芯片的地址线和数据线根数分别是p和q，则该存储器芯片可编址的存储单

6、元总数即字数为，字长为q 。该存储器芯片的容量为 q位。例如：容量为4K8位的存储器芯片有地址线12根，数据线8根。,10,2存取速度 存储器的存取速度可用“存取时间”和“存储周期”这两个时间参数来衡量。“存取时间”（Access Time）是指从微处理器发出有效存储器地址从而启动一次存储器读/写操作，到该操作完成所经历的时间。很显然，存取时间越短，则存取速度越快。目前，高速缓冲存储器的存取时间已小于20ns，中速存储器在60ns到100ns之间，低速存储器在100ns以上。“存储周期”（memory cycle）是连续启动两次独立的存储器操作所需的最小时间间隔。由于存储器在完成读/写操作之后

7、需要一段恢复时间，所以存储器的存储周期略大于存储器的存取时间。如果在小于存储周期的时间内连续启动两次存储器访问，那么存取结果的正确性将不能得到保证。,11,8.2随机存取存储器（RAM）,主要内容： RAM的分类与结构 静态RAM（SRAM） SRAM的存储单元 动态RAM（DRAM） DRAM的存储单元,12,8.2.1 RAM分类与结构,1RAM分类 随机存储器也叫可读写存储器，它可分为双极型和MOS型存储器。双极型存储器由于集成度低、功耗大，在微型计算机系统中使用不多。目前可读写存储器RAM芯片几乎全是MOS型的。MOS型RAM按工作方式不同又可分为静态RAM（Static RAM）和动

8、态RAM（Dynamic RAM）。 静态RAM使用触发器作为存储元件，因而只要使用直流电源，就可存储数据。动态RAM使用电容作为存储单元，如果没有称为刷新的过程对电容再充电的话，就不能长期保存数据。当电源被移走后，SRAM和DRAM都会丢失存储的数据，因此被归类为易失性内存。 数据从SRAM中读出的速度要比从DRAM中读出的速度快得多。但是，对于给定的物理空间和成本，DRAM可以比SRAM存储更多的数据，因为DRAM单元更加简单，在给定的区域内，可以比SRAM集成更多的单元。,13,SRAM和DRAM可以进一步分为更多的类型，其分类结构如图8-2所示。,图8-2 RAM的分类,14,2RAM

9、的结构 RAM电路通常由存储矩阵、地址译码器和读/写控制电路三部分组成，其电路结构框图如图8-3所示。,图8-3 RAM的电路结构框图,15,存储矩阵由许多结构相同的基本存储单元排列组成，而每一个基本存储单元可以存储一位二进制数据（0或1），在地址译码器和读写控制电路的作用下，将存储矩阵中某些存储单元的数据读出或将数据写入某些存储单元。 地址译码器通常有字译码器和矩阵译码器两种。在大容量存储器中常采用矩阵译码器，这种译码器是将地址分为行地址和列地址两部分，分别对行地址和列地址进行译码，由它们共同选择存储矩阵中欲读/写的存储单元。 读/写控制电路的作用是对存储器的工作状态进行控制。为片选输入端，

10、低电平有效，为读/写控制信号。当=0时，RAM为正常工作状态，若=1，则执行读操作，存储单元里的数据将送到输入/输出端上；若 =0，则执行写操作，加到输入/输出端上的数据将写入存储单元；当=1时，RAM的输入/输出端呈高阻状态，这时不能对RAM进行读/写操作。,16,8.2.2 静态RAM（SRAM）,1SRAM的基本存储单元 静态RAM的基本存储单元通常由6个MOS管组成，如图8-4所示。图中T1、T2为放大管，T3、T4为负载管，这4个MOS管共同组成一个双稳态触发器。若T1导通，则A点为低电平，这样T2截止，B点为高电平，又保证T1导通；与此类似，T1截止而T2导通时，又是另一种稳定状态

11、。A点为高电平B点为低电平代表“1”，B点为高电平A点为低电平时代表“0”，这个双稳态触发器可以保存一位二进制数据。 图中T5、T6为本单元控制管，由X地址译码线控制。T7和T8为一列基本存储单元的控制管，由Y地址译码线控制。显然，只有当X、Y地址译码线均为高电平时，T5、T6、T7 和T8管都导通，该基本存储单元的输出才能通过T5、T6、T7 和T8管和数据线接通。,17,图8-4 六管静态RAM基本存储单元,18,对基本存储单元写操作时，X、Y地址译码线均为高电平，使T5、T6、T7 、T8控制管都导通。写入“1”时，数据线Di和上分别输入高、低电平，通过T7 、T5置A点为高电平，通过T

12、8、T6置B点为低电平。当写信号和地址译码信号撤去后，T5、T6、T7 和T8重新处于截止状态，于是T1、T2、T3 、T4组成的双稳态触发器保存数据“1”。写入数据“0”的过程与写入“1”时类似。 对基本存储单元读操作时，X、Y地址线均为高电平，使T5、T6、T7 、T8控制管导通。当该基本存储单元存放的数据是“1”时，A点的高电平、B点的低电平分别传给Di和 上，于是读出数据“1”。存储数 据被读出后，基本存储单元原来的状态保持不变。当基本存储单元存放的数据是“0”时，其读操作与读出数据“1”时类似。 静态RAM存储电路MOS管较多，集成度不高，同时由于T1、T2管必定有一个导通，因而功耗

13、较大。静态RAM的优点是不需要刷新电路，从而简化了外部控制逻辑电路，此外静态RAM存取速度比动态RAM快，因而通常用作微型计算机系统中的高速缓存。,19,2存储矩阵 SRAM中的基本存储单元以行和列组织起来，图8-5为一个n4阵列的基本SRAM阵列。行中所有基本存储单元共享相同的行选择线。数据线的每一个集合（Di ， ）进入给定列中的每个单元中，并经过数据输入/输出缓冲器和控制电路，成为单个数据线的一个输入或输出（数据I/O）。,20,图8-5 基本SRAM阵列,21,3静态RAM芯片举例 常用的静态RAM芯片主要有6116、6264、62256、628128等，下面简单介绍6116芯片。61

14、16芯片是2K8位的高速静态CMOS可读写存储器，片内共有16384个基本存储单元。在11条地址线中，7条用于行地址译码输入，4条用于列地址译码输入，每条列地址译码线控制8个基本存储单元，从而组成了128128的存储单元矩阵。 6116的引脚如图8-6所示，在24个引脚中有11条地址线(A0A10)、8条数据线（IO1IO8）、1条电源线(Vcc)和1条地线(GND)，此外还有3条控制线：片选线 、输出允许 、写允许 。 、 和 的组合决定了6116的工作方式，如表8-1 所示。,22,表8-1 6116芯片的工作方式,图8-6 6116芯片引脚图,23,8.2.3 动态RAM（DRAM）,与

15、静态RAM一样，动态RAM也是由许多基本存储单元按行、列形式构成的二维存储矩阵。在基本存储单元电路中，二进制信息保存在MOS管栅极电容上的，电容上充有电荷表示“1”，电容上无电荷表示“0”，即动态RAM是利用电容存储电荷的原理来保存信息的。 早期曾有“4管动态RAM基本存储单元电路”和“3管动态RAM基本存储单元电路”。这两种电路的优点是外围控制电路比较简单，读出信号的幅度也比较大，缺点是电路结构不够简单，不利于提高集成度。目前，动态RAM基本存储单元是由一个MOS管和一个小电容构成，故称为“单管动态RAM基本存储单元电路”，其结构如图8-7所示。,24,图8-7 单管动态RAM基本存储单元电

16、路,25,对单管动态RAM存储电路进行读操作时，通过“行地址译码器”使某一条行选择线为高电平，则该行上所有基本存储单元中的MOS管T导通。这样，各列上的刷新放大器便可读取相应电容上的电压值。刷新放大器灵敏度很高，放大倍数很大，可将电容上的电压转换为逻辑“1”或“0”，并控制将其重写到存储电容上。“列地址译码器”电路产生列选择信号，使选中行和该列上的单管动态RAM存储电路受到驱动，从而输出数据。 在进行写操作时，被行选择信号、列选择信号所选中的单管动态RAM存储电路的MOS管T导通，通过刷新放大器和T管，外部数据输入/输出线上的数据被送到电容C上保存。,26,由于任何电容均存在漏电效应，所以经过

17、一段时间后电容上的电荷会流失殆尽，所存信息也就丢失了。尽管每进行一次读写操作实际上是对单管动态存储电路信息的一次恢复或增强，但是读写操作的随机性不可能保证在一定时间内内存中所有的动态RAM基本存储单元都会有读写操作。对电容漏电而引起信息丢失这个问题的解决办法是定期地对内存中所有动态RAM存储单元进行刷新(refresh)，使原来表示逻辑“1”电容上的电荷得到补充，而原来表示逻辑“0”的电容仍保持无电荷状态。所以刷新操作并不改变存储单元的原存内容，而是使其能够继续保持原来的信息存储状态。,27,刷新是逐行进行的，当某一行选择信号为高电平时，选中了该行，则该行上所连接的各存储单元中电容上的电压值都

18、被送到各自对应的刷新放大器，刷新放大器将信号放大后又立即重写到电容C。显然，某一时间段内只能刷新某一行，这种刷新操作只能逐行进行。由于按行刷新时列选择信号总是为低电平，则由列选择信号所控制的MOS管不导通，所以电容上的信息不会被送到外部数据输入输出线上。 一个由单管基本存储单元电路及相关外围控制电路构成的动态RAM存储阵列如图8-8所示。由该图可见，整个存储阵列由1024行、1024列构成，具有1M1组织的1048576位（1M位）DRAM的方块图，图中深灰色的方块表示刷新逻辑。,28,图8-8 动态RAM存储器阵列,29,与静态RAM相比，动态RAM基本存储单元所用的MOS管少，从而可以提高

19、存储器的存储密度并降低功耗。动态RAM的缺点是存取速度比静态RAM慢，需要定时刷新，因此须增加相应的刷新支持电路。但由于DRAM的高存储密度、低功耗及价格便宜等突出优点，使之非常适用于在需要大容量的系统中用作主存储器。现代计算机均采用各种类型的DRAM作为可读写主存。,30,8.3 只读存储器（ROM）,主要内容： ROM的分类与结构 掩膜ROM及其存储单元 可编程ROM及其存储单元 可编程ROM的应用,31,8.3.1 ROM分类与结构,1ROM分类 ROM是存储固定信息的存储器，与RAM不同，ROM中的信息是由专用装置预先写入的，在正常工作过程中只能读出不能写入。ROM属于非易失性存储器，

20、即信息一经写入，即便掉电，写入的信息也不会丢失。ROM的用途是用来存放不需要经常修改的程序或数据，如计算机系统中的BIOS程序、系统监控程序、显示器字符发生器中的点阵代码等。ROM从功能和工艺上可分为掩膜ROM、可编程的PROM、EPROM和EEPROM等几种类型，其分类结构图如图8-9所示。,32,图8-9 ROM的分类,33,2ROM的结构 ROM的电路结构如图8-10所示，由存储矩阵、地址译码器和输出控制电路三部分组成。,图8-10 ROM的电路结构框图,34,存储矩阵由许多基本存储单元排列而成。基本存储单元可以由二极管构成，也可以由双极型三极管或MOS管构成。每个基本存储单元能存放一位

21、二进制信息，每一个或一组基本存储单元有一个对应的地址。 地址译码器的作用是将输入的地址译成相应的控制信号，利用这个控制信号从存储矩阵中选出指定的单元，将其中的数据从数据输出端输出。 输出控制电路通常由三态输出缓冲器构成，其作用有两个：一是提高存储器的承载能力，二是实现输出三态控制，以便与系统总线连接。,35,8.3.2 掩膜 ROM,掩膜式ROM通常采用MOS工艺制作。在芯片制造厂家生产时，根据用户提供的要写入ROM的数据或程序采用二次光刻板的图形（掩膜）将其直接写入（固化），因此称为掩膜ROM。掩膜ROM中的内容制成后用户则不能修改，只能读出。 图8-11所示是一个简单的44位的MOS型RO

22、M存储矩阵，采用单向（横向）译码结构，两位地址线A1A0译码后产生的4个输出分别对应4条字线（W0W3），可分别选中4个ROM存储单元之一，每个存储单元4位，分别对应于4条位线（D3D0）。字线和位线的交叉处有的连有MOS管，有的没有连接MOS管。,36,图8-11 44位的MOS型ROM存储矩阵,37,若输入的地址线A1A0=00，则地址译码器对应于字线W0的输出为高电平，从而使该字线上连接的MOS管导通，相应的位线（D3和D0）输出为0；相反，该字线上未连接MOS管的相应位线（D2和D1）输出为1。整个存储矩阵的内容如表8-2所示。,38,表8-2 掩膜ROM存储矩阵的内容,39,掩膜式R

23、OM的主要特点是： 存储的内容由制造厂家一次性写入，写入后便不能修改，灵活性差； 存储内容固定不变，可靠性高； 少量生产时造价较高，因而只适用于定型批量生产。,40,例8-1 利用掩膜ROM，实现4位二进制码到格雷码变换编程。 解：4位二进制码变换成格雷码如表8-3所示。实现转换的ROM的矩阵图如图8-12所示。,表8-3 二进制码到格雷码转换表,41,图8-12 例8-1 二进制数到格雷码变换的ROM表示方法,42,8.3.3 可编程 ROM,可编程ROM便于用户根据自己的需要来写入特定的信息，厂家生产的可编程ROM事先并不存入任何程序和数据，存储矩阵的所有行、列交叉处均连接有二极管、三极管

24、或MOS管。可编程ROM出厂后用户可以利用芯片的外部引脚输入地址，对存储矩阵中的二极管、三极管或MOS管进行选择，使其写入特定的二进制信息。根据存储矩阵中存储单元电路的结构不同，可编程的ROM有PROM、EPROM和EEPROM等三种。,43,1可编程ROM（Programmable ROM，简称PROM） PROM与掩模ROM所不同的是芯片在出厂时，所有的存储单元均被加工成同一状态“0”或“1”，用户可根据需要通过编程器将某些存储单元的状态变成另一状态“1”或“0”。但这种编程只能进行一次，一旦编程完毕，其内容便不能重写。 PROM的存储单元通常有两种电路形式：一种是由二极管构成的结击穿型电

25、路；另一种是由晶体三极管组成的熔丝烧断型电路，其结构示意图如图8-13所示。,44,图8-13 击穿型和熔丝型存储单元电路,45,击穿型PROM中，每个存储单元都有两个背靠背的二极管如图8-13（a）所示。这两个二极管将字线和位线断开，相当于每个存储单元都存入“0”。用户在编程时，可根据需要对选中的存储单元加上一个高电压和大电流，将其反向二极管击穿，仅剩下一个正向导通的二极管，这时位线和字线接通，该存储单元相当于存有信息“1”。因此，这种编程是一次性的。,46,熔丝型PROM中，每个存储单元都有一个带熔丝的晶体三极管，其连接图如图8-13（b）所示。用户编程是逐字逐位进行的，根据需要写入的信息

26、，按字线和位线选择某个存储单元，通过施加规定宽度和幅度的脉冲电流，将该连接三极管发射极的熔丝熔断，使该存储单元的状态被改变成与原状态相反的状态。熔丝熔断后，便不可恢复，显然，编程也是一次性的。 PROM编程虽然是由用户而不是生产厂家完成，增加了灵活性，但编程是一次性的，且可靠性较差，目前已很少使用。,47,2可擦可编程ROM（Erasable PROM，简称EPROM） EPROM作为一种可以多次擦除和重写的ROM，克服了掩膜式ROM和PROM只能一次性写入的缺点，满足了实际工作中需要多次修改程序或数据的可能，前提条件是存储矩阵中现有的程序或数据必须首先擦除。因此，EPROM使用比较广泛。 E

27、PROM芯片上方有一个石英玻璃窗口，当用一定波长(如2537A)一定光强(如12000wcm2)的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。,48,EPROM的擦除和编程写入是采用专门的编程器设备完成的。因此，对于编程好的EPROM要用不透光的胶纸将受光窗口封住，以保护芯片不受荧光或太阳光的紫外光照射而造成信息丢失。太阳光大约在一周内可擦除EPROM，而室内荧光大约在三年内可擦除EPROM。 图8-14是紫外EPROM（UV EPROM）的外观图，上面的透明石英玻璃窗口是

28、识别UV EPROM的标志。,图8-14 紫外EPROM（UV EPROM）的外观图,49,常用的EPROM有2716（2K8位）、2732（4K8位）、2764（8K8位）和27512（64K8位）等。图8-15所示是容量为8K8位的2764的引脚图。图中，VPP为编程电源， 为片选信号， 为编程脉冲信号， 为输出允许信号，A0A12为地址信号，D0D7为数据信号。有关该芯片的详细使用方法见芯片技术手册或登录网站查看。,50,图8-15 EPROM2764的外部引脚图,51,3电可擦可编程ROM （Electrically EPROM） EPROM虽然可以多次编程，具有较好的灵活性，但在整个

29、芯片中即使只有一个二进制位需要修改，也必须将芯片从机器（或板卡）上拔下来利用紫外线光源擦除后重写，因而给实际应用带来不便。 电可擦除可编程只读存储器EEPROM也称E2PROM。与EPROM擦除时把整个芯片的内容全变成“1”不同，EEPROM的擦除可以按字节分别进行，这是EEPROM的优点之一。字节的编程和擦除都只需10ms，并且不需要将芯片从机器上拔下以及诸如用紫外线光源照射等特殊操作，因此可以在线进行擦除和编程写入。这就特别适用于现代嵌入式系统中用EEPROM保存一些偶尔需要修改的少量数据。,52,为了编程和擦除的方便，有些EEPROM芯片把其内部存储器分页(或分块)，可以按字节擦除、按页

30、擦除或整片擦除，对不需要擦除的部分，可以保留。 常见的EEPROM芯片有2816、2832、2864、28256等。图8-16所示的是容量为32K8位的28256芯片的引脚图 。图中， 为片选信号。 为写控制信号， 为输出允许信号，A0A14为地址信号，D0D7为数据信号。有关该芯片的详细使用方法见芯片技术手册或登录网站查看。,53,图8-16 EEPROM28256的外部引脚图,54,8.3.3 可编程 ROM的应用,从逻辑器件的角度理解，可编程ROM的基本结构是由一个固定连接的与门阵列（相当于一个译码器）和一个可编程的或门阵列（存储矩阵）所组成，如图8-17所示。n个输入为ROM的地址线，

31、m个输出为ROM的数据线。,图8-17 PROM方框图,55,图8-18所示是一PROM 的结构示意图，与图8-17相对应。图中的与门阵列构成一个两变量的地址译码器：,上述关系出厂前已固定，用户不能改变。图中的或门阵列可由用户进行编程（即使各线的交叉点连接或不连接）来实现各数据输出Di ( i = 03 ) 与译码器输出W0 、W1 、W2及 W3之间的或逻辑关系。,56,图8-18 PROM的点阵表示图,57,若将存储器的地址线作为输入变量，将存储器的数据线作为输出变量，则地址线经与门阵列可产生输入变量的全部最小项，每一个输出变量就是若干个最小项之和。因而任何形式的组合逻辑电路均能通过对RO

32、M进行编程来实现。 由此可知，采用n位地址输入、m位数据输出的可编程ROM，可以实现一组任何形式的n变量的组合逻辑电路，这个原理也适用于RAM。 在用PROM实现逻辑函数时，通常采用一种简化的画法，即将或门阵列中Wi线和Dj 线 的交叉处用“*”点表示可编程连接点，存储的信息为“1”；不画点表示此处不连接，此图也称为点阵图。,58,例8-2 用PROM设计一个比较器，比较两个两位二进制数A1A0和B1B0的大小。 当 A1A0B1B0时，F2(AB)=1； 当 A1A0=B1B0时，F3(A=B) =1。 解：根据题意，可列真值表表8-4 ： 根据表8-4，可得到输出函数表达式： F1(AB)

33、=m（4，8，9，12，13，14） F3(A=B)=m（0，5，10，15）,59,表8-4 比较器 的真值表,60,由此可知，此比较器应采用4位地址输入、3位数据输出的PROM来实现。根据以上表达式，可画出PROM的点阵图，如图8-19所示。,图8-19 例8-2 PROM点阵图,61,8.4 快闪存储器（Flash Memory）,主要内容: 快闪存储器的电路结构 快闪存储器芯片应用举例 快闪存储器与其它存储器的比较,62,8.4.1 快闪存储器的电路结构,快闪存储器也是一种电可擦写的存储器，有人也简称之闪存（Flash Memory）。所谓flash是指数据可以轻易地被擦除。从基本工作

34、原理上看，闪存属于ROM型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器RAM。从这个意义上说，传统的ROM与RAM的界限和区别在闪存上已不明显。 闪存基本存储单元的等效电路如图8-21所示。它由一个浮栅MOS管所构成，若浮栅上保存有电荷，则在源（S）、漏（D）极之间形成导电沟道，达到一种稳定状态，可以定义该基本存储单元电路保存信息“0”，如图8-21(a)所示,；若浮栅上没有电荷存在，则在源、漏之间无法形成导电沟道，为另一种稳定状态，可以定义它保存信息“1”, 如图8-21(b)所示。,63,图8-21 基本存储单元的等效电路,64,上述两种稳定状态（“0”、

35、“1”）可以相互转换：状态“0”到状态“1”的转换过程是将浮栅上的电荷移走的过程。若在源极与控制栅极之间加上一个正向电压VSG=12V（或其它规定值），则浮栅上的电荷将向源极扩散，从而导致浮栅的部分电荷丢失，不能在源、漏极之间形成导电沟道，由此完成状态转换，该转换过程称为对闪存的擦除；相反，当要进行状态“1”到状态“0”的转换时，在控制栅与源极之间加上一个正向电压VSG，而在漏极与源极之间加上一个正向电压VSD，并保证VSGVSD，此时，来自源极的电荷将向浮栅扩散，使浮栅带上电荷，于是漏、源之间形成导电沟道，由此完成状态转换，该转换过程称为对闪存的编程。进行通常的读取操作时只需撤消VSG，加上

36、一个适当的VSD 即可。据测定，浮栅上的编程电荷在正常使用条件下可以保存100年而不丢失。,65,由于闪存只需一个晶体管即可保存一位二进制信息，因此可实现很高的信息存储密度。这与DRAM电路有些类似，不过由于在DRAM中用于存储信息的小电容存在漏电现象， 所以需动态刷新电路不断对电容进行电荷补偿，否则所存信息将会丢失。而闪存并不需要刷新操作即可长久保存信息。 由于闪存在关掉电源后保存在其中的信息并不丢失，所以它具有非易失性存储器的特点。如上所述，对其擦除和编程时只需在浮栅MOS管的相应电极之间加上合适的正向电压即可，可以在线进行擦除与编程，所以它又具有EEPROM的特点。总之，闪存是一种具有较

37、高存储容量、较低价格、可在线擦除与编程的新一代读写存储器。它的独特性能使其广泛应用于包括嵌入式系统、仪器仪表、汽车器件以及数码影音产品中。,66,快闪存储器芯片的品种型号很多，表8-5列出了28F系列的几种典型芯片的型号、位密度及存储容量。,表8-5 几种典型的闪存芯片,67,我们以表8-5中28F256为例作简要的介绍。28F256是一种采用CMOS工艺制造的容量为32K字节的闪存芯片，芯片采用32引脚的双列直插式封装（DIP）。图8-22为28F256芯片引脚示意图。图中， VPP为编程电源，A0A14为15位地址信号，D0D7为8位数据输入/输出信号， 为写控制信号， 为输出允许信号，

38、为片选信号。有关该芯片的详细使用方法见芯片技术手册或登录网站查看。,68,图8-22 闪存28F256引脚信号框图,69,8.4.2 闪存与其它存储器的比较,1闪存与ROM、EPROM和EEPROM比较 ROM是高密度、非易失性设备，但是，一旦编程后，ROM的内容就不能更改了。EPROM也是高密度、非易失性设备，虽然能改写，但必须将其移出系统并使用专用的紫外线擦除器来擦除。EEPROM比ROM、EPROM具有更加复杂的单元结构，并且它的密度并不是太高，尽管它可以在不移出系统的情况下进行重编程，但由于它的低密度，每位的成本比ROM或者EPROM高许多。 闪存可以非常容易地在系统内部进行重新编程。

39、这是因为闪存具有单个晶体管单元，本质上是一种可读/写存储器，且闪存的密度可以和ROM、EPROM媲美。闪存也是非易失性的存储器，在断电的情况下，存储的信息可以保存100年。,70,2闪存与SRAM、DRAM比较 SRAM和DRAM都是易失的读/写存储器，需要常态电源来保持它所存储的信息。除此之外，SRAM的密度相对较低；对DRAM虽然有较高的密度，但需要经常刷新来保存数据，刷新需要功耗，因此在许多应用中，为防止数据丢失，对于DRAM使用如硬盘之类的备份存储。 闪存具有比SRAM、DRAM更高的密度，并且是非易失性的，不需要刷新电路。一般来说，闪存要比等价的DRAM耗费较少的电量，并且在许多应用

40、中可以用来取代硬盘；,71,表8-6对几种类型存储器的比较进行了总结。 表8-6 几种类型存储器的比较,72,8.5 存储器的扩展,主要内容: 存储器的位扩展方法 存储器的字扩展方法,73,对于一片存储器，其容量总是有限的。在实际应用中，若要构成更大容量的存储器，就需要将若干片ROM（或RAM）组合起来，这就是存储器的扩展。存储器的扩展方法有：字扩展方法和位扩展方法。 扩展存储器所需要的芯片的数量为：总容量除以单片存储器的容量。,74,8.5.1 存储器的位扩展法,存储器的位扩展法也称为位并联法。采用这种方法构成存储器时，各存储器芯片连接的地址信号是相同的，而存储器芯片的数据线则分别作为扩展后

41、的数据线。扩展后的存储器实际上没有片选的要求，只进行数据位的扩展，整个存储器的字数与单片存储器的字数是相同的。在存储器工作时，各芯片同时进行相同的操作。,75,例8-4 用10248位的RAM扩展成容量为102416位的存储器。 解：需要的芯片数量为 102416 /10248=2片 连接的方法非常简单，只需将2片的所有地址线、 、 分别并联起来，并引出所有的数据线就行了。其连接图如图8-23所示。ROM芯片的位扩展方法和RAM完全相同。,76,图8-23 例8-4 RAM的位扩展连接图,77,8.5.2 存储器的字扩展法,存储器的字扩展法也称为地址串联法。采用这种方法构成存储器时，只在字的方

42、向上进行扩展，而存储器的位数不变。整个存储器位数等于单片存储器的位数。扩展的方法是将地址分成两部分，一部分低位地址和每个存储器芯片的地址并联连接，另一部分高位地址通过片选译码器译码后与各存储器的片选信号连接，各存储器的数据线中对应位连接在一起。 在存储器工作时，由于译码器的输出信号任何时刻只有一位输出有效，因此根据高位地址译码产生的芯片控制信号只能选中一片存储器，其余未选中的存储器芯片不参加操作。,78,例8-5 用2568位的RAM扩展成容量为1K8位的存储器。 解：需要的芯片数量为 1K8 /2568=4片，其连接图如图8-24所示。 上述扩展法同样也适用于ROM电路的扩展。如果一片ROM

43、或RAM的字数和位数都不够用，则需要进行字、位扩展，字、位扩展的方法是先进行位扩展（或字扩展）再进行字扩展（或位扩展），这样就可以满足更大存储容量的要求。,79,图8-24 例8-5 RAM的字扩展连接图,80,8.6 可编程阵列逻辑PAL,内容摘要: PLD的种类 PLD的电路结构方框图 PAL的特点、电路结构和器件 利用PAL器件实现组合逻辑电路 利用PAL器件实现时序逻辑电路,81,可编程逻辑器件（简称PLD）是一种由用户编程以实现某种逻辑功能的新型器件，它为多输入多输出的组合逻辑或时序逻辑电路提供了一体化的解决方案。在实际电路设计中，PLD可代替各种小规模和中规模集成电路，从而节省电路

44、板空间、减少集成电路数目和降低成本。因此在数字电路及数字系统设计中得到了广泛应用。 前面介绍的PROM、EPROM和EEPROM都是可编程的，但通常不作为PLD的一类。可编程逻辑器件主要包括可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）、CPLD及FPGA等。,82,所有PLD都由可编程阵列组成，有两类阵列：与门阵列和或门阵列。 （1）PLA由可编程与门阵列和可编程或门阵列组成，其电路结构方框图如图8-25所示。 （2）PAL由可编程与门阵列和带有输出逻辑电路的固定或门阵列组成，其电路结构方框图如图8-26所示。它是最常用的一次性可编程逻辑器件，采用双极型TTL或E

45、CL制造工艺实现。 （3）GAL由可编程与门阵列和带有可编程输出逻辑电路的固定或门阵列组成，其电路结构方框图如图8-27所示。GAL与PAL两者之间的区别为：GAL可以多次编程且带有可编程的输出逻辑电路。,83,图8-27 GAL方框图,图8-26 PAL方框图,图8-25 PLA方框图,84,由于PLD内部阵列的连接规模十分庞大，用传统的逻辑电路图很难描述，所以在以后的各节里采用了图8-28中所示的简化画法，这也是目前国际、国内通用的画法。,图8-28 PLD中各种门电路的简化表示法,85,8.6.1 PAL的电路结构,PAL器件由可编程的与阵列、固定的或阵列和输出逻辑电路三部分组成。图8-

46、29所示电路是PAL器件中最简单的一种电路结构形式，仅包含一个可编程的与阵列和一个固定的或阵列。 图8-29所示PAL为363，即有3个输入信号， 可编程6个与项，3个固定输出。用它可以实现3个3变量的逻辑函数。,图8-29 PAL的基本电路结构,86,例8-6 试用363 PAL实现下 列逻辑函数。 F0 = A B + F1 = B + A F 2 = A B C + 解：由于逻辑函数已经是最简的，故无需化简。而且是3个3变量的逻辑函数，与项6个，这样，363 PAL器件可以充分得到利用。编程后的连接图如图8-30所示。,图8-30 例8-6 PAL编程后的基本电路,87,目前常见的PAL

47、器件中，输入变量最多的可达20个，与阵列中与项的个数最多有80个，或阵列输出端最多的有10个，每个或门输入端最多的达16个。 为了扩展电路的功能并增加使用的灵活性，PAL在与或阵列的基础上，增加了多种输出及反馈电路，构成了各种型号的PAL器件。根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构等几种类型。,88,1. 专用输出结构 前面介绍的图8-29所示电路就属于专用输出，它的输出端是与或门。另外，有的PAL还采用与或非门输出结构或互补输出结构。图8-31所示的PAL电路是与或非输出结构。专用输出结构PAL器件的特点是与

48、阵列编程后，输出只由输入来决定，即输出端只能作输出用，因此，专用输出结构的PAL器件适用于组合逻辑电路的设计，故专用输出结构又称为基本组合输出结构。 专用输出结构的逻辑器件有PAL10H8、PAL14H4、AL10L8、PAL14L4、PAL16C1等。其中PAL10H8、AL14H4是与或门输出结构；PAL10L8和PAL14L4是与或非门输出结构；PAL16C1是互补输出结构，输出端同时输出一对互补的信号。,89,图8-31 PAL的与或非门结构,90,2. 可编程输入/输出结构 图8-32示出了PAL电路的可编程输入/输出结构（也称为异步I/O结构）。由图可看出：输出三态缓冲器的使能控制

49、端由与或阵列的一个与项给出。编程时，当三态缓冲器的控制端为0时，三态缓冲器处于高阻态（EN=0），此时，I/O端可作为输入端使用，通过另一个缓冲器送到与阵列中；当三态缓冲器的控制端为1时，三态缓冲器被选通，I/O端只能作输出端使用。此时，与I/O端连接的缓冲器作反馈缓冲器使用，将输出反馈至与门。根据这一特性，可通过编程指定某些I/O端的方向，从而改变器件输入/输出线数目的比例，以满足各种不同的需要。 可编程输入/输出结构的器件有PAL16L8（10个输入，2个输出，6个可编程I/O）、PAL20L10（12个输入，2个输出，8个可编程I/O）等。,91,图8-32 PAL的可编程输入/输出结构

50、,92,3. 寄存器输出结构 PAL的寄存器输出结构如图8-33所示。由图看出，在输出三态缓冲器和与或阵列的输出之间加入了由D触发器组成的寄存器。同时，触发器的状态输出又经过互补输出的缓冲器反馈到与阵列。这样，PAL就有了记忆功能，从而满足了设计时序电路的要求。 PAL器件的型号不同，所带D触发器的个数不同。但是，各触发器受同一个时钟信号控制，各个触发器所接的三态缓冲器也受同一个使能信号控制。,93,图8-33 PAL的寄存器输出结构,94,寄存器输出结构的PAL器件有PAL16R8、PAL16R6、PAL16R4等。其中PAL16R8有8个输入、8个D触发器输出、8个反馈输入，1个公共时钟和

51、1个公共选通控制信号。,95,4. 异或输出结构 PAL的异或输出结构如图8-34所示。由图看出，它是将与阵列输出的与项分成两个或项，经异或后作为D触发器的输入，在CP的上升沿到达时，存入D触发器。这种结构和寄存器输出结构类似，不同的是在与或阵列的输出端增设了异或门。 异或输出结构的PAL器件有PAL20X10、PAL20X8、PAL20X4、等。其中PAL20X8有10个输入、8个异或门、8个D触发器、10个反馈输入，10个输入/输出、1个公共时钟和1个公共选通控制信号。,96,图8-34 PAL的异或输出结构,97,PAL16L8器件简化的结构如图8-35所示，它有10个专用输入端（I1

52、I10），2个专用输出端（O1、O2），以及6个可编程I/O端（I/O1I/O6）。所以，它共有16个输入端，可以产生32条列线作为输入信号。阵列中每一条行线对应一个与门，代表一个与项。该器件共有64个与项，分成8组，各组通过一个固定为7输入的或门形成输出函数，这些输出函数经三态反相缓冲器输出，共有8个输出端，且低电平有效。 PAL16L8器件的型号定义如下：字母PAL代表该器件所属类型；接下来的数字（16）代表与门阵列的输入端个数（其中包括可编程为输入的I/O端）；输入端个数后面的字母代表输出的类型：H指输出为高电平有效，L指输出为低电平有效，P指可编程极性；输出类型后面的数字（8）代表输出

53、端个数。,8.6.2 PAL器件举例,98,图8-35 PAL16L8结构图和引脚图,99,8.6.3 PAL器件的应用,由于PAL器件具有多种输出及反馈电路的结构，因此，可以很方便地用来实现各种组合和时序逻辑电路。用PAL器件进行逻辑电路设计时，一般先根据逻辑问题的描述求得最简的“与或”逻辑函数，然后根据逻辑函数中的输入变量、输出变量、与项个数、状态个数等，选择合适的器件，并按函数表达式进行编程。,100,例8-7 选用PAL16L8设计一个代码转换电路，将4位二进制代码转换成格雷码。 解：设输入的4位二进制代码为ABCD，输出的4位格雷码为WXYZ，则有代码转换真值表如表8-7所示。 由真

54、值表可写出输出函数表达式： W=m（8，9，10，11，12，13，14，15） X=m（4，5，6，7，8，9，10，11） Y=m（2，3，4，5，9，10，11，12，13） Z=m（1，2，5，6，9，10，13，14）,101,表8-7 代码转换真值表,102,将逻辑函数化简后得：,这是一组有4个输入变量，4个输出的组合逻辑函数。用一片PAL器件实现，就必须选用有4个以上输入端和4个以上输出端的器件，因此可选用PAL16L8，其电路图如图8-36所示。(此图仅画出了所用引脚的部分),103,图8-36 例8-7 编程后的逻辑图,104,例8-8 试用PAL设计一个具有清零和输出有三态

55、功能的4位加2计数器。 解：4位加2计数器的状态图如图8-37所示。,105,如果用PAL器件实现这个计数器，则PAL至少应有4个触发器和相应的与或阵列。因此可选用PAL16R4。PAL16R4是一个有4个D触发器、8个变量输入端，4个可编程I/O端的器件。但是，PAL16R4的输出端设置有反相三态缓冲器，所以4个触发器的Q输出端应与图8-37中的状态反相，即有图8-38。,图8-38 反相后的状态图,106,根据图8-38，利用卡诺图化简可得状态方程：,从状态方程即可写出每个触发器的驱动方程。因为要求计数器具有清零功能，且有进位输出。当R=1时，在时钟信号到来后将所有的触发器置1，即Q3Q2

56、Q1Q0=1111，反相后的输出得到Y3Y2Y1Y0=0000，实现了清零。于是修改后的驱动方程为：,107,进位输出信号： 或,108,按照驱动方程和进位输出函数编程后PAL16R4的逻辑图如图8-39所示。图中1脚接时钟输入，11脚接输出缓冲器的三态控制信号 ，2脚接R清零控制信号，正常计数时R应为低电平信号， 14、15、16、17脚分别为输出Y0 、Y1 、Y2 、Y3，18号脚为进位输出信号C。,109,图8-39 例8-8的 阵列图,110,8.7 通用阵列逻辑GAL,主要内容: GAL器件的特点 GAL的电路结构 利用GAL器件实现逻辑电路,111,8.7.1 GAL的性能特点,

57、GAL和PAL相比，其主要特性表现在： （1）GAL的输出结构配置了输出逻辑宏单元OLMC（Output Logic Macro Cell），用户可以通过编程选择输出结构，它既可以编程为组合逻辑电路输出，又可以编程为寄存器输出；既可以输出低电平有效，又可以输出高电平有效等等。这样GAL器件就可以在功能上通过编程代替PAL的各种输出结构，从而增加了GAL使用的灵活性。 （2）GAL器件综合了EEPROM和CMOS技术，使得GAL器件在数秒之内即可完成芯片的擦除和编程，并可以反复改写，而且功耗低、速度快。 （3）GAL的保密性好。GAL具有加密单元，可有效防止复制，增强了电路的保密性。 普通GAL

58、器件的与阵列可以编程，或阵列不可编程，如GAL16V8、GAL20V8等。而新一代的GAL器件与或阵列均可编程，主要有GAL39V8。,112,8.7.2 GAL的电路结构,GAL器件型号的定义和PAL一样，也是根据输入端数和输出端数规模的不同来命名。如GAL16V8，其中16表示最大输入端数（它包括可编程为输入的输出端），8表示输出端数，V表示通过编程器编程的普通型。图8-40是GAL16V8的阵列结构图和引脚图。,113,图8-40 GAL16V8的阵列结构与引脚图,114,从图8-40可知GAL16V8由以下几部分组成： （1）8个输入缓冲器和8个反馈输入缓冲器组成的与阵列。 与阵列中有64个与项，32个变量（8个输入变量的原变量和反变量，8个反馈输入变量的原变量和反变量），共有可编程单元2048个。所以GAL16V8最多有16个输入信号，8个输出信号。 （2）8个输出逻辑宏单元OLMC。 每个OLMC接有8个输入的或门，OLMC的输出和三态输出缓冲器相接。OLMC的作用是通过对