电脑维修培训资料.ppt

1、2020/8/7,1,1. 烙铁基础知识 - 2. 静电防护知识 - 3. 元件辩识 - 4. 电子基础知识- 5. 主板架构及其发展- 6. CPU- 7. 主存储器- 8. 键盘系统- 9. 开关电源- 10. SFT程式简介- 11. Debug card使用简介- 12. 微机的开机过程- 13. 功能维修基本思想-,2,11,50,58,106,118,148,32,172,203,218,225,229,电脑维修基础培训教材,2020/8/7,2,第一章:烙鐵知識,1.1.1烙鐵的分類 1）恒溫烙鐵2）控溫烙鐵 1.1.2烙鐵的組成 1）焊台2）烙鐵3）海綿 1.1.3焊台的組成

2、1）加熱指示燈2）控溫旋鈕3）電源開關4）海綿 1.1.4烙鐵頭分類 1）尖型烙鐵頭2）錐型烙鐵頭3）扁型烙鐵頭,1.1烙鐵基本知識,1.2烙鐵的作業過程及其注意事項,1.2.1作業順序 1在靜電海綿上粘水以輕壓不出水為准 2打開電源開關 3調整控溫烙鐵旋鈕至所需溫度,烙铁头,烙铁,2020/8/7,3,4加熱指示燈開始閃爍時可取下烙鐵開始作業 5作業完畢加錫保養將烙鐵調至最低溫度 6關閉電源開關 1.2.2使用烙鐵注意事項 1烙鐵溫度控制在300350度 2焊接前先將烙鐵鐵頭上的錫渣在海綿擦拭干淨,因殘錫具有散熱效果,會降低烙鐵頭的溫度. 3烙鐵頭局部氧化可加錫多次在海綿擦拭直至烙鐵頭光亮為

3、止完全氧化時可用細沙紙輕擦干 淨並加 錫保養 4暫時不用烙鐵時應加錫保養並將溫度調到最低下班前應除上述措施外需加關電源開關. 5定期松動烙鐵頭防止烙鐵頭卡死現象. 6在不影響焊錫效果的情況下烙鐵溫度越低越好烙鐵的使用壽命越長. 7控制烙鐵頭与焊點的力度一般應小于100G 8烙鐵与平面間的夾角應在3045度之間 9每個焊點的作業時間應控制在23秒之間 10 所有焊點必須用指定的清洗濟清洗,2020/8/7,4,1.3檢驗焊點的標準 1) 表面是否接觸良好 2) 是否有冷焊空焊短路現象 3) 焊點是否光亮空焊短路現象 4) 焊點是否有錫尖 5).零件表面是否完整. 1.4跳線作業標準 1.4.1整

4、線 1）轉彎處必成90度. 2）走線必成直線其平行度最大弧度限制為2mm. 3）禁止連線穿過或跨越IC（避免電磁干扰）. 4）跳線因破皮而出現裸線需更換連線. 5）同一PCB之連線顏色必須相同 6）露出焊點的裸線不得超過0.5mm.,2020/8/7,5,1.4.2 點膠 1）不沾零件脚 2）膠与PCB的最大間隙不能超過0.5mm 3）所點之膠的最大直徑需小于6mm 4）連線5CM處及拐彎處需點膠,I為點膠的距離,D為膠點的直徑,H為直線下垂的最大弧度,L為裸線的最大長度.,2020/8/7,6,1.5SMT零件外觀標準 1.5.1吃錫程度 1）錫尖不得高于本体 如圖示,當H小于2mm時,h應

5、大于1/4H.當H大于2mm時,h應大于0.5mm,2）吃錫高度高于端子高度的25%,（端子高度大于2mm者吃錫高度最低為0.5mm),如圖示,2020/8/7,7,4）焊點錫過多延伸至元件本体稱多錫,如圖示,H,h,h為元件的吃錫寬度必須大于1/2H(H為元件的寬度),3）吃錫寬度大于元件端子寬度的1/2,焊端寬度大于零件寬度之50%如圖示,多錫,2020/8/7,8,1.5.2偏移程度 有以下情况之一者不合格 1）方形零件側面(橫向)大于零件端子寬度的 1/2,2）圓柱形零件側面偏移大于零件端子直徑之1/4C. 3）只有底面焊點之零件偏移大于端末寬度的1/2或焊點寬度的1/2,取較小者 4

6、）圓形及扁圓形引腳,偏移大于扁圓引腳寬度或圓腳直徑的1/2,H,h,h為元件的偏移寬度必須大于1/2H(H為元件的寬度),2020/8/7,9,5）鷗翼型引腳偏移大于腳寬的1/2,或0.5mm采用較小者,焊點長度小于腳寬或0.5mm,采用較小者 .,6）各零件傾斜角度大于15度,PCB,角度小于15,2020/8/7,10,1.6插件零件外觀標準 1錫尖小于1.2MM卻無短路現象 2吃錫34PCB厚度 3在焊錫面零件腳吃錫大于270度 4PCBA沾有錫渣直徑或長度小于0.2mm 5手插零件腳長大于0.5mm或小于2.0mm 6零件腳受損程度應小于零件腳寬度的20 7CPU slot,Dimm,

7、 及外圍接口浮高小于0.5mm(MIN) Mouse, phone ,PCI Socket浮高小于0.8mm(MIN).,2020/8/7,11,2.1 简介,Electrostatic Discharge 靜電放電: 带有不同静电电压的物體間由於直接接觸和電場感应而发生的電位轉移.,2.1.1 什么是ESD？,2.1.3 靜電產生的典型電壓,2.1.2 静电放电的主要现象,第二章:静电防护,2020/8/7,12,2.2.1 靜電的產生: 由於物體表面的不平衡電荷發生轉移.,2.2 原理,2.2.2 摩擦生電: 物體接觸和分離.,2020/8/7,13,2.2.3 物體的特性: 所有物體包括

8、水和空氣中的塵埃摩擦也能產生 靜電.,2.2.4 絕緣體: 防止和限制電子流通過物體的表面和里層,並且有 很大的導電阻力.,2.2.5 導體: 電子流可以通過物體表面和里面,並且有很小导电阻力.,2.2.6 半導體: 電子束可以通過物體的表面和內部,但比導體慢.它的 導電能力在導體和絕緣體之間.,2.2.7 静电系数,2020/8/7,14,2.2.8一般的ESD意外,1) 向设备放電(人體模型,機械模型),2) 从设备放電(元件帶電模型),2.2.9元件的敏感度,不同元件所需要的靜電保護,2020/8/7,15,2.3 靜電控制的原則,2.3.1 设计预防,2.3.2 消耗和控制,1) 安全

9、消耗和控制物體的靜電,2) 正确接地,使用消耗静电材料是十分重要的,2.3.3 消除和減少靜電產生,沒有帶電就没有放電.,2.3.4 產品的保護,包裝可以有效防護产品充電，減少产品在容器中運動而產生的靜電.,使用较小靜電感应的元件或者對元件,板子, 裝備提供適當的保護.,2020/8/7,16,2.4 靜電控制程序和方法,2.4.1 需要静电保护设备的區域,2020/8/7,17,2.4.2 程序,1) 辨認和辨別設備的靜電敏感度.,2) 估計設備和需要保護的區域.,2.4.3 来源,人和運行的機械.,在縱多的設備中,人是靜電最基本的發電機之一.,1） 走路可以產生靜電.,2） 手和元件產生靜

10、電.,2020/8/7,18,1) 靜電環和手套,帶靜電環和手套是防止靜電的最基本的方法. 一般的電阻器是1M .1/4瓦.250工作電壓,而手和地面之間的電阻是5*10E55*10E7 .,2.4.4 防止静电的方法,2020/8/7,19,2) 鞋根帶,一般用在人或物體之間,並和靜電防護的地面.靜電鞋.滾球.輪腳和輪一起提供必要的靜電接觸,一般的電阻器是1M .1/4瓦.250工作電壓,而手和地面之間的電阻是5*10E55*10E7 .,3) 工作服,防靜電的工作服是盡量減少靜電場效應或者避免工作服帶電. 工作服的袖子之間的電阻在10E5 和 10E9之間,2020/8/7,20,與地面的

11、電阻是10E610E9 .,4）工作台,2020/8/7,21,5）防靜電椅,椅墊.椅背或者扶手與地面之間的電阻是10E610E9 .,6）電離機,空氣電離能在10秒鐘內從1000伏降到100伏,並且控制電壓在35伏以內.,2020/8/7,22,共同地點,靜電區標誌,2.4.5 ESD标志,防靜電標誌,靜電標籤樣品,2020/8/7,23,2.4.6 測量儀器,測靜電場表,測電阻表,2020/8/7,24,靜電環和鞋測試,電離帶電系統,2020/8/7,25,靜電工作室,2020/8/7,26,2.5 訓練和审核,1) 所有操作靜電元件的人員必須接受訓練並且要在一年內達到熟練程度.,2) 進

12、入靜電場所人員需接受靜電培訓.,3) 訓練課後必須參加合格測試.,4) 審核在至少一年執行一個運作包括程序.處理或靜電元件蓄藏,並驗證符合MITAC的靜電標準.,5) 每天,每周,每月和每年有MITAC的防靜電期.,2020/8/7,27,人體帶電模型,2.6 元件敏感度,機器帶電模型,2020/8/7,28,元件帶電模型,2020/8/7,29,元件敏感度的分類,人體帶電模型,機器帶電模型,2020/8/7,30,元件帶電模型,2.7.1 U.S. Military/Department of Defense,2.7主要的靜電標準,電子零件,帶電物質,裝配線和設備(除了有爆炸性的零件以外)的

13、防靜電保護程序.,電子零件,帶電物質,裝配線和設備(除了有爆炸性的零件以外)防靜電手冊.,1) MIL-STD-1686C,2) MIL-HBDK-263B,2020/8/7,31,2.7.2 EIA/JEDEC,1) EIA-541,根據靜電的敏感度,所以包裝材料的標準也不同.,2) EIA-625,處理靜電放電的敏感度的需求.,2.7.3 International/European,EN100015,帶靜電元件的保護.,2.7.4 ESD Association,1)ESD-S1.1-1998,靜電環的評估.承諾和功能測試.,2)EOS/ESD S4.1-1997,工作台的電阻測試.,2

14、020/8/7,32,第三章元器件的辨識,3.1 常见元件 3.1.1 常见元件辨識 1）SMT 電阻 電阻用英文字母“R(resistance)”表示其中排阻可分為串聯排阻用英文字母“RN”表示及并聯排阻用 英文字母 “RP”表示,电阻元件符号,排阻元件符号,排阻元件符号,规格：470,规格：10K,2020/8/7,33,2）SMT 電容 電容用英文字母“C”(capacitance),CM,CEM表示,排容用“CP”表示其中膽電容及電解電容有極性 焊接時注意方向,3）二極管 二極管用英文字母“D(diode)“表示,紅色端為正極,黑色端為負極,电容 元件符号,排容 元件符号,二极管 元件

15、符号,2020/8/7,34,4) 三極管 ICH supports up to 6 Req/Gnt pairs (PCI Slots). 3）支持電源管理邏輯. 4）增強型 DMA控制器, 中斷控制器及實時控制 5）集成IDE 控制器 (ICH0支持 Ultra ATA/33; ICH 支持Ultra ATA/66).,2020/8/7,67,6）USB 總線界面支持 兩個USB口. 7）系統管理總線 (SMBus) compatible with most I C devices. 8）AC97 2.1 Compliant Link for Audio and Telephony CODE

16、Cs. 9）Low Pin Count (LPC) interface. 10）Firmware Hub (FWH) interface support. 11）Alert On LAN* (82801AA ICH only).,5.2.5 Intel公司的典型产品介绍,Intel研制的最主要的芯片分为以下几组：430LX、430NX、430FX、430HX、430VX、430TX、430MX、440FX、450GX、450KX、440LX、440BX、440ZX、440EX、I82810、I82820 、 I82840。,Intel 430FX PCIset 430FX芯片组是Intel公司

17、继430LX和430NX芯片组后推出的第三套基于Pentium的芯片组，也称为Triton。它在体系结构上作了很多改进，使性能有了很大的提高。 430FX芯片组由一片82437FX、一片82371FB和两片82438FX组成。82437作为系统控制器，集成了CACHE控制器、DRAM控制器、PCI桥连控制器等功能部分；82438是数据缓冲控制器；82371FB中集成了PCI、ISA、IDE加速控制器等部分。430FX全部采用PQFP封装。430FX可提供高于100MB/s的PCI数据流速，因此它支持奔腾处理器和多媒体应用程序的优化。,2020/8/7,68,Intel 430HX PCIset

18、 430 HX芯片组是Intel公司继430FX之后推出的面向商用PC机平台的Pentium级主板芯片组。与其前一代产品 430FX相比，它着重改进了系统的可靠性；并进一步提高了集成度，采用了两片封装；在性能上也有所提高，430HX适用于Pentium级的工作站、服务器和对可靠性要求较高的微机。 430HX芯片组由一片82439HX和一片82371SB组成，430HX在性能上的主要改进可归纳为以下几点： *采用了并行PCI体系结构，允许CPU、PCI、ISA总线并行处理事务，因此比430FX有更高的MPEG视频、 音频播放和捕捉处理能力；*支持通用串行总线(USB)，支持USB设备的热即插即用

19、连接；*具有EDO定时功能，使访问DRAM的速度有较大的提高，系统性能提高约10；*支持奇偶校验和ECC内存；*更高的集成度(只有两片芯片)，使用单片主桥方式，与430FX相比可节省60的主板空间；*采用了FIFO缓冲队列，可在TXC控制器的两边实现并行操作，从而提高了CPU的利用率；*符合PCI2.1标准，缩短了总线的等待时间，提高了PCI设备的速度和整个系统的性能；*支持64M位DRAM，系统内存最高可达512MB；*支持P54C(Pentium)和P55C(Pentium MMX)CPU；*支持双CPU结构，可组成对称处理器结构体系的主板和微机系统。,2020/8/7,69,* 对多媒体

20、视频进行了特殊优化，因而更适用于家庭用户和多媒体应用；*去除了一些普通用户难以用及的功能(如ECC内存、双CPU支持等)后，增加了对高速同步存储器 SDRAM的支持，支持168线内存插槽和内存条；*在结构上恢复了4片芯片结构。430VX芯片组由一片82437VX、一片82371SB和两片82438VX组成，全 部采用PQFP封装；*可管理的最大内存为256MB，低于430HX；*降低了成本，其售价低于430HX。,430TX是Intel公司为配合Pentium MMX CPU而推出的最新芯片组，专门针对奔腾微处理器的MMX技术进行了改进和优化以达到最佳的多媒体应用效果。430TX芯片组还采用了

21、一系列的新技术，使PC机的性能和智能化程度得到进一步提高。另一方面，430TX也适用于可移动的便携式计算机中，弥补了便携式微机在多媒体技术方面的不足，使得便携机用户也能够像台式机一样享受声音、影视节目、通讯等带来的乐趣。430TX芯片组采用了两片结构，由一片82439TX和一片82371AB组成。,Intel 430TX PCI set,Intel 430VX PCI set,430VX的技术性能与430HX芯片组基本相同，两者的区别主要在以下方面：,2020/8/7,70,440FX芯片组(注：不可与430FX芯片组搞混)是适用于高能奔腾（Pentium Pro）的芯片组。440FX建立在并

22、行PCI体系结构上，它包含了一个可加强视频传输及提高帧速度的多业务计时器，一个能提高MPEG及音频性能的被动释放机制，还包括了可充分利用写缓冲器来改进基于主机的处理应用程序的增强写性能，以及用以确保CPUTOISA写控制与PCI2.1技术规格兼容的PCI延迟作业。,Intel 430MX PCI set,430MX是Intel专门针对Pentium级笔记本电脑推出的芯片组，它是Intel作为便携式PCIsets解决方案的第一个完整设计，在430FX的基础上采取了多项体系结构上的革新。430MX可应用于ProShare(TM)快速以太网、音频及图形增强型应用程序。随着更新一代同时适用于台式机和便

23、携机的430TX芯片组的推出，很多基于430MX的应用已经逐步转移到430TX芯片组上。,Intel 440FX PCI set,在结构上，440FX由三片芯片组成，一片82441FX，一片82442FX和一片82371SB，另有一个独立元件82093AA供双CPU设计时使用。,440FX芯片组具有增强的32位性能和USB外围设备连接的优点，包括CPUtoDRAM流水线、同时读写、动态延迟、写入猝发组合及I/O队列，其他的特点如快速驱动器访问的Bus Master IDE(BMIDE)、集成化ECC支持、双CPU支持等使440FX的整体性能和可靠性大为提高。440FX可以管理的最大内存容量为1

24、GB。440FX与Intel 430HX、430VX等芯片组设计的I/O子系统具有良好的兼容性，因此使440FX能充分利用已有资源，立足市场。,2020/8/7,71,Intel 440LX AGP set,继Intel 430 PCI芯片组之后，Intel公司又推出了Intel 440LX AGP芯片组。AGP的图形图像上的带宽比在PCI接口上的增加了三倍，它可将高性能的图形功能带给主流的商业PC和家用PC。,440LX AGP芯片组是440 AGP芯片组系列中的第一个成员。它建立在由三个芯片组成的440FX PCI芯片组的特性之上，但把三个芯片压缩成二个芯片（82443LA和82371AB

25、）。440LX AGP有四个最主要的特点：,引进了一组新的特性，称为QPA（Quad Port Acceleration，四端口加速），它是处理器、图形加速器、PCI和SDRAM等四个端口的仲裁机构，包括直接连接AGP、动态分布仲裁和多流水线化（从CPU、PCI和图形到SDRAM）等特性。这些特性合在一起可使PC中的各个设备获得最大的可用带宽；,440LX AGP对SDRAM的支持使得对存储器的读写可以变得更快，并在Pentium II处理器、图形加速器和PCI设备之间实现更快的流水线化传输；,具有ACPI（Advanced Configuration and Power Interface，

26、高级配置和电源管理）功能，可以实现更强的电源管理，包括远距离唤醒，迅速从掉电状态恢复等,Ultra DMA功能改进了对IDE设备的存取。,2020/8/7,72,Intel 440BX AGPset,从某方面而言，BX芯片组是一个跨时代的标志，它是首款真正支持100MHz主频的芯片组。,440BX AGP芯片组继承了440LX AGP芯片组系列的诸多优点。如上面所述的AGP，QPA和SDRAM，ACPI与Ultra DMA。440BX正式支持100MHz的外频，从而解决低外频(66MHz)造成的速度瓶颈，而不再支持EDO内存，即使是SDRAM也要求速度达到100MHz。作为440系列的第三个产

27、品，它定位在高端CPU领域。应该说，对100MHz外频(是Intel首先提出来的，同时也是它的一张王牌)的支持既是440BX最吸引人的特点，也是其最大卖点。虽说早在440LX芯片组中就隐含着对100MHz外频的支持(当时的某些主板就设有100外频跳线)，但440BX最大的改进就是它能稳定的运行在100MHz以上的外频。440BX芯片组也为两片结构，北桥芯片型号为82443BX，南桥芯片型号82371AB。前者采用492引脚BGA封装，负责CPU(可支持双Pentium以SMP方式工作)、SDRAM优化内存接口、64位总线接口、PCI接口、AGP(支持133MHz)接口及它们之间的连接控制；后者

28、采用324引脚BGA封装，负责软盘驱动器、硬盘(支持Ultra DMA/33)、键盘、PCI-ISA桥接器等接口及USB连接控制。440BX芯片组在包含了440LX的所有功能基础上有三大改进:一是外部总线支持100MHz，二是可支持450MHz的Pentium II，三是内存最大可扩展到1GB。由440BX芯片组构成的主板自1998年4月进入市场以来得到了前所未有的推广。如今，加上Pentium 和 Socket 370“赛扬”的推波助澜，更使得440BX的生命之树常青。,2020/8/7,73,Intel 440EX AGPset,它是Intel为“赛扬”处理器(Pentium II的简化版

29、)特别开发的一款芯片组。它仍为两片结构，北桥芯片型号为82443EX，南桥芯片仍使用82371AB，外频只支持66MHz。与440LX和440BX两款芯片组相比较，440EX似乎并没有什么特别之处。这样一来使得原本是为降低主板成本而设计的440EX芯片组总造价并没有降低。加上440EX芯片组的性能打了折扣，反而造成了一种高不成低不就的感觉。致使440EX成为Intel成名以来寿命最短的产品。,Intel 440ZX AGPset,440ZX是Intel为支持Socket 370结构Celeron而专门设计的一款芯片组。其用意是成为支持Slot 1和Socket 370结构主板的标准芯片组。虽然

30、是Intel面向低端市场推出的产品，但由440ZX构成的主板同样加入了对100MHz外频的支持。这类主板一般只设2个DIMM插槽(最大只支持256MB)、3个PCI和1个ISA插槽(受Micor ATX制约，有一个还是共享型的)。这类主板还有一个共同特点就是，它们均支持集成i740图形加速芯片和声音芯片，这样可以大幅度降低成本。需要注意的是，440ZX芯片组有两种版本:分为440ZX和440ZX-66。两者的重要区别是,440ZX是以440BX为核心，支持100MHz外频，它是为Slot 1结构的100MHz外频的Celeron处理器而设计的，与440BX不同的是仅削减了对DIMM和PCI插槽

31、数量上的支持；而440ZX-66只能支持66MHz外频，是为Socket370 主板而特别设计，现在市场上能见到的ZX主板多采用440ZX-66芯片组,2020/8/7,74,Intel I82810 HDMARDY- ; HSTROBE,DIOR- 是host发出的读 寄存器or数据口的信号， HDMARDY- 是host用以通知device其已经准备好接受Ultra DMA方式传送的数据的信号， HSTROBE是host发出的数据锁存信号。,* DIOW- ; STOP,DIOW-是host发出的写寄存器or数据口的信号， STOP 用以结束一个Ultra DMA数据传输,* INTRQ,

32、中断信号,* IORDY ; DDMARDY- ; DSTROBE,IORDY是输入输出准备好信号， DDMARDY- 是device用以通知host其已经准备好接受Ultra DMA方式传送的数据的信号， DSTROBE是device发出的数据锁存信号。,2020/8/7,104,信号引脚列表,2020/8/7,105,2020/8/7,106,6.1 CPU的基本概念及組成,6.1.1 CPU（Central Processing Unit 中央處理器）,第六章CPU,6.1.2 CPU的組成,世界上第一台PC机中的CPUi8086是美國IBM公司1981年推出的其執行指令為X86指令集同

33、時為提高浮點運算能力增加X87指令集以后的X86及X87統稱為X86指令集該指令集一直沿用到的PIIICPU,CPU主要包含運算器及控制器其內部結构可分為控制單元邏輯單元和存儲單元運算器主要完成各种算數（加減乘除）和邏輯運算（邏輯加邏輯減和非運算）控制器不具有運算功能它只是讀取各种指令並對指令分析作出相應的控制,6.2 CPU主要參數,6.2.1 位 字節 字長,通常我們提到的16位32位机是指CPU可以同時處理16位32位的二進制數据CPU按照其處理信息的字長可分為8位微處理器16位微處理器32位微處理器及64位微處理器.,位在數字電路中和電腦技術中采用二進制代碼只有“0“和“1“0“和“1

34、“在CPU中都是一“位“,2020/8/7,107,字節和字長CPU在單位時間內（同一時間）能處理的二進制數的位數叫字長一個字節等于八位（1byte=8bit）如32位的CPU能在單位時間內同時處理字長為32位的二進制通常8位稱一個字節32位的CPU一次只能同時處理4個字節,6.2.2 CPU的外頻,CPU的外頻是指CPU的總線頻率是由主板提供的基准時鐘頻率CPU的主頻是按CPU的外頻乘以倍頻系數的CPU的外頻從過去的66MHZ發展到現在的100MHZ133MHZ甚至200MHZ隨著外頻的不斷提高CPU與內存數据之交換速度也隨之不斷提高,6.2.3 前端總線（FSBFront Site Bus

35、）,前端總線的頻率就是CPU的總線頻率內存的總線頻率与前端總線頻率相同也就是CPU与L2 CACHE及內存之間交換數据的工作時鐘數据傳輸最大帶寬取決于所同時傳輸的數据位寬度和傳輸頻率即數据帶寬（總線頻率數据寬度）8如前端總線的頻率為100MHZCPU的數据寬度為64位則其數据帶寬（10064）8800MHZ目前AMD公司已經推出前端總線頻率為200MHZ的K7CPU但CPU內核与內存之間的數据交換時鐘仍然是100MHZ,6.2.4 CPU的主頻,CPU主頻就是CPU的工作頻率是CPU內核（整數和浮點運算器）電路的實際運行的頻率在486DX2 CPU之前CPU的主頻与外頻相等在486DX2 CP

36、U開始所有的CPU主頻等于外頻乘上倍頻系數,2020/8/7,108,6.2.5 L1和L2CACHE的容量和速度,L1和L2 CACHE的容量和工作速率起著決定性的作用L2 CACHE是從486時代開始的目的是彌補L1 CACHE（一級高速緩存）容量的不足最大程度減少主內存對CPU運行造成的延緩PII的L1的容量為64KL2的容量為256K或512KK6III的L1CACHE為64KL2的容量為256K在板的L3CACHE高達2M設在CPU芯片內部L2CACHE運行速度与主頻相同而采用PII方式安裝在CPU外部的L2CACHE運行頻率一般為主頻的二分之一其效率要比芯片內的L2CACHE要低,

37、6.3CPU的工作方式,6.3.1CPU執行指令步驟 1）從RAM或CACHE中讀出指令（FETCH） 2）將讀出的指令解成微指令（DECODE） 3）將執行指令所需的控制質料讀出（FECCH OPERANDS） 4）執行解碼后的微指令（EXECUTE） 5）執行后的結果存回RAM中（WRITE BACK）,2020/8/7,109,MEMORY,FETCH,INSTRUCTION FPM)DRAM,快速頁模式DRAM的存取 ,是分別利用行(ROW)及列(COLUMN) . FPM 模式即將行位置定 ,只改變列位址 ,以便連續位址之存取 一般以1K2K作為單位 ,如1MB DRAM為例 它有1

38、0條列位址線及10條行位址線(220=1MB) ,若行位置固定 ，列位址線可定出(210=1024=1K)位址 ,此時稱列位址線定出之位址為1個PAGE . 故1MB DRAM 可分為1 K個PAGE(每一個PAGE大小為1K).故若CPU存取之資料在同一PAGE ,只需送一個列訊號,信号定义,RAS/ (Input): Row address strobe. 行地址选择 CAS/ (Input): Column address strobe. 列地址选择 W/ (Input): Read/Write control. 读写控制 A0-An (Input): Multiplexed pins

39、for Row and Column addresses. 行列地址分时复用管脚。 D0-Dn (Input): Data input pins. 数据输入 Q0-Qn (Output): Data output pins. 数据输出,2020/8/7,120,Cycle time,读周期,时序图,2020/8/7,121,Cycle time,写入周期,2020/8/7,122,快速页模式读出周期,2020/8/7,123,快速页模式写入周期,2020/8/7,124,7.1.2EDO（EXTEND DATA OUTPUT）DRAM,在快速页模式DRAM中，CAS#信号的下降沿把数据输出缓冲

40、器打开，上升沿把缓冲器关闭，而在EDO DRAM中，CAS#的下降沿把数据输出缓冲器打开，但是上升沿不会把缓冲器关断，而是到下一个CAS#的下降沿才把缓冲器关断，这样输出数据就可以维持一个比较长的有效时间.,EDO 读出周期,2020/8/7,125,EDO 结构简图,2020/8/7,126,7.1.3SDRAM（Synchronous Dynamic Random Access Memory）,同步動態隨机記憶體(SDRAM) , 是一種所有讀取及寫入資料動作都由一同步訊號 (Clock)觸發 , 可提供比EDO DRAM更高效能的存取SDRAM与傳統動態記憶體主要的不同乃在於SDRAM具

41、有下列特性：,* SDRAM使用一同步時脈(Clock)輸入, 達到使一切讀取及寫入資料動作均與系統同步, 而傳統動態記憶 體是透過控制RAS#, CAS# 訊號的波形相位,達到控制記憶體的讀取及寫入資料動作及刷新 * 爆發模式中,當在讀取週期時, 系統給予第一筆資料位址 ,SDRAM內建之位址產生器(Column Address Generator)將自動產生下一筆資料的位址, 所以系統可連續讀取數筆資料並提高讀取速度 . * 狀態暫存器(Mode Register) 可調整SDRAM的運作模式,168脚SDRAM,外型:,2020/8/7,127,管脚定义:,An:0 (Input): A

42、ddress pins. 地址线管脚 CLK (Input): Master clock input. 主时钟输入 CKE (Input): CLK enable 当CKE为高时,激活CLK.为低时,使CLK无效 RAS/ (Input): Row address strobe. 行地址选择 CAS/ (Input): Column address strobe. 列地址选择 CS/ (Input): Selects chip when active. 片选 WE/ (Input): Write enable . 写许可 DQM (Input): DQ mask. 数据遮罩,高电平有效,在读模

43、式中控制数据输出缓存,在写过程中屏蔽数据写入 DQ(x:0) (Input/Output): Data I/O pins 数据输入输出脚,2020/8/7,128,2020/8/7,129,7.1.4 DDR（double date rate) SDRAM,DDR SDRAM(Double Data Rate SDRAM)又叫双速率SDRAM，它在SDRAM的基础上，采用延时锁定环技术提供数据信号对数据进行精确定位，在时钟脉冲的上升和下降沿都可传输数据，这样DDR SDRAM就在不提高时钟频率的情况下，使数据传输率提高了一倍。在100MHz下，DDR SDRAM理论上可提供100MHz28By

44、te=1.6GB/s的数据传输率。在133MHz下可达到2.1GB/s，具有非常诱人的前景。,韩国Hynix semiconductor(原现代电子)推出了计算机绘图用128Mb(4M32)DDR SDRAM，这种产品采用0.16微米制造工艺、FBGA封装技术，时钟速度最高可达375MHz，处理速度可达7亿5000万次/秒(如按现有DDR266、DDR333的概念推算、现代电子这款新型内存就相当于“DDR750”)。,特征:,VDD= +2.5V+0.125V 双向源同步数据传送（一周期能传送两笔数据） 两路时钟信号（CK其中每一塊又包含k個數据項,每一數据項由一個指針(word)標識.每塊中

45、所有的數据項具有相同的地址高位標識符(tag).在進行映射時,存儲器的地址被分成三部分,從高到低依次為:高位地址標識符(tag),塊號(block)以及塊內地址(word).首先按照塊號訪問cache,把該塊的TAG值与存儲器中的TAG域進行比較,若相同則根据地址中的WORD域對該項數据進行讀寫,若TAG不相符,則說明未命中.設存儲器地址長度為1,則WOED域的長度為log k,而block域長度為log n,地址的高l-log n-log k位用作TAG域.,相聯映射(associative mapping),這种方法使用相聯存儲器(associative memory)作為cache,其速

46、度快于直接映射,但是硬件電路較复雜,而且价格也較昂貴. 相聯存儲器是一种特殊的存儲器,和常見的RAM(random access memory)不同,它是一种机遇數据內容進行訪問的存儲設備CAM(content addressable memory).當對其寫入數据時,相聯存儲器能夠自動選擇一個未用的空單元進行存儲;當要獨處數据時,不是各處其存儲單元,而是直接給出該數据或者該數据的一部分內容,相聯存儲器對所有的存儲單元中的數据同時進行比較並標記所有符合條件的所有數据以供讀取.由于比較是同時,并行進行的,所以這种基于數据內容進行讀寫的机制,其速度比基于地址進行讀寫的方式要快許多.使用相聯存儲器組

47、成cache存儲器,其基本單元分成兩部分:地址部分 和數据部分.數据部分用于存放數据,而地址部分則存放該數据的存儲器地址.當進行映射時,相聯存儲器把CPU發出的存儲器地址与cache內所有的地址信息同時進行比較,以确定是否命中.,2020/8/7,145,組相聯映射(set-associative mapping),從直接映射机制可以發現,具有相同的block与word號但tag不同的數据(即地址低位相同而高位不同)不能同時存放在cache中.它從的一种改進型就是組相聯映射机制,該机制下cache存儲器的組織結构如圖所示,N組2路 組相聯映射机制,組相聯映射与直接映射的不同之處在于:每一個塊中

48、有兩個或者兩個以上不同的tag域,每一個tag域則對應著一個數据域.中央cache中同一項的兩個或者多個數据有相同的block值,但是可以有不同的tag值,從而彌補了直接映射机制的缺陷.,2020/8/7,146,當CPU發出讀寫請求后,地址信息中的block域用來訪問cache存儲器.存儲器地址所含的tag域則同時和該塊中所有的tag(圖中為兩個)進行比較以确定是否命中.為了加快tag的比較過程,可以采用相聯存儲器的方式并行的進行比較.這就是組相聯映射名稱的由來.,7.3.4 Cache存儲器的淘汰算法,當cache存儲器產生暸一次訪問未命中之后,相應的數据應該同時讀入CPU和cache.但

49、是當cache已存滿數据后,新數据必須淘汰cache中的某些舊數据.最常用的淘汰算法有隨机淘汰法,先進先出法(FIFO)和近期最少使用淘汰法(Lru,least recently used).,隨机淘汰法,FIFO法,Cache控制器設置特殊的時間標志以紀錄數据在cache中的存放時間,當需要淘汰時,則選擇進入cache時 間最長的那一行數据進行淘汰.,從cache的各行中隨机選取一行進行淘汰.,2020/8/7,147,7.3.5 Cache存儲器的寫写,* 快取記憶體控制器從DRAM處將常用資料複製. * 複製之資料存入Cache. * CPU欲取資料時 ,先自Cache內尋找. * 若在

50、Cache內找不到資料即往DRAM處尋找. * 處理過後之資料先存放至Cache處. * 再檢查資料位址是否存在DRAM中 ,若無把資料亦存入DRAM以保持DRAM和 Cache之一致性 ,若有則 只存入DRAM中.,LRU算法,Cache控制器設置訪問標志以紀錄數据在某一段時間內被訪問的次數.當需要淘汰時,則選擇近期最少使用的那一行數据進行替換.,Cache的替換算法極其重要,因為它直接影響到cache的性能.好的替換算法能夠提高cache的命中率,從而提高系統的整体性能.,2020/8/7,148,鍵盤系統主要由鍵盤上的單芯片（8048）MB上的KB Controller（8042)組成其

51、通過IRQ1申請鍵盤中斷服務程序 當8048偵測到某鍵被按下時就會傳輸相應的鍵盤掃描碼給80428042將其轉換為系統掃描碼存入8255的PortA（60h）同時再触發IRQ1請求調用INT09h 處理60Port的系統掃描碼INT09h中斷服務程式將該編碼再轉變為ASC 碼后,再與系統掃描碼（共1word）一起存入位于內存中的鍵盤緩沖區當系統需要獲取輸入鍵時必須通過 INT16h 從鍵盤緩沖區中讀取,8.1概述,圖8 - 1 p鍵被按下時的系統動作,第八章 键盘系统,2020/8/7,149,8.2.1 鍵盤掃描碼的產生,鍵盤中的單芯片8048專門負責將鍵盤信息轉化為串行的鍵盤掃描碼后發送給

52、KB Controller 8048將鍵盤當作一個點陣,並不斷掃描其行列地址線一旦有某一個或几個鍵被按下其相關的行列 地址線電平將發生變化8048將此信息存入大小為16 bytes的內部緩存并按照先后順序用自己內部的 轉換表將之轉化為鍵盤掃描碼然后以串行方式傳送給鍵盤控制器（8042） 如上所述每一個按鍵都有唯一的鍵盤掃描碼与之相對應少數功能鍵（如R-Ctrl）的鍵盤掃 描碼前還被加上了擴展碼E0也就是說某些功能鍵的鍵盤掃描碼的長度為Byte,8.2 8048与8042的工作,鍵盤點陣行地址,點陣列 地址,鍵盤點陣,圖8 - 2 按鍵被轉換為鍵盤掃描碼,行地址 列地址,8048內部緩存,804

53、8,KB Controller,鍵盤掃描碼,2020/8/7,150,1KBDATA,KBCLK在閒置狀態都處于高電平狀態 28048和8042都在輪循KBDATA的狀態 3當8048或8042中的發起者發送數据時反驅動KBDATA至低態接收方將開啟KBCLK作為回應 發起者在CLK的下降沿發送一個bit在frame的末尾發起方驅動DATA為高宣告該frame結束 接收者在收到結束信號時,將不再反驅動CLK信號 4每一個frame包含1個鍵盤掃描碼(1Byte)1 奇校驗位和兩個起始結束位共11bit 5若校驗出錯代碼被要求重傳多次重傳仍未被糾正該代碼會被放棄8042將設置校驗標 志并向60h

54、寫入錯誤碼,8.2.2 鍵盤掃描碼的傳送,詳情請自行參閱相關質料,圖8 - 3 一個完整的鍵盤掃描碼和硬件動作,8048轉換后的鍵盤掃描碼在向8042傳輸的串行通信方式如下,2020/8/7,151,KB Controller在接收到8048發送的鍵盤掃描碼后8042將其轉換為系統掃描碼并存入8255的端口 A（該端口的位址為60h）等待處理 但8048的串行傳輸方式產生了一個問題8048只是將鍵盤掃描碼按先后順序逐一發送給8042這 樣KB Controller將不能區分是否是同時按下的組合鍵因此8048在傳送同時按下的按鍵信息時必須予 以區別 在這里, 8048采用注明釋放鍵的方式當804

55、8偵測到某一鍵被松開時將再次發送該鍵的鍵盤掃描 碼但會在其前面加上釋放碼F0這樣8042在收到釋放碼F0時會自行讀取下一個字節并進行翻譯 在此類情況該代碼仍將被翻譯并送往60 Port但該端口的bit 7將被置為高電平以通知鍵盤處理程序 放棄處理 那么若8042收到若干鍵盤掃描碼之間沒有發現釋放碼F08042便認為這是組合鍵將按預定的 方式翻譯并存入60h,8. 2.3 鍵盤掃描碼的翻譯,A鍵被按下,松開A鍵,R-Ctrl被按下,A鍵被按下,這是組合鍵 R-Ctrl + A,圖8 - 4 8042判斷鍵盤掃描碼實例,2020/8/7,152,由于种种原因系統可能沒有及時處理60h的數据這時若8042仍在處理新的鍵盤掃描碼并送往 60h這就可能會造成按鍵丟失因此60h的數据在未被讀取前將拒絕寫入盡管這樣可能造成此時按鍵 無效 60h本身是不可預讀的I/O Memory其在被讀取后將被清空*所以60h的狀態被設計成由64h 的bit1 反映（關于64h將在下文詳細介紹）當向60h寫入數据時（無論是8042還是I/O操作） 必須先偵測64h的bit1若為0表示60h為空（已被讀取）允許寫入若為1,則操作將被禁止 如果在向60h讀取數据時亦必須先偵測64