数字信号处理课程设计4_yf——课堂用.ppt

1、综合课程设计数字信号处理（四）,俞 菲 东南大学信息科学与工程学院,第二章 ADSP-21xx系列处理器原理,数字信号处理课程设计（二）,- 2 -,略讲,1次课,2次课,第二章 ADSP-21xx系列处理器原理,数字信号处理课程设计（二）,- 3 -,2. ADSP-21xx计算单元,数字信号处理课程设计（二）,- 4 -,提供一个标准的算术和逻辑功能,提供乘法、乘/加和乘/减功能,提供逻辑移位和算术移位, 概述（2/2）,数字信号处理课程设计（二）,- 5 -,寄存器访问,算术逻辑单元（ALU）（2/28）,数字信号处理课程设计（二）,- 6 -,ALU框图, 乘/累加器（MAC）（1/1

2、2）,数字信号处理课程设计（三）,- 7 -,MAC框图, 移位器（1/9）（也可以用作特殊的乘法，如8等）,数字信号处理课程设计（三）,- 8 -,移位器框图,第二章 ADSP-21xx系列处理器原理,数字信号处理课程设计（二）,- 9 -,3.1 ADSP-219x程序控制,概述 程序控制器 指令流水线 中断 状态寄存器,数字信号处理课程设计（四）,- 10 -,程序控制器（1/4）,顺序执行 非连续执行的程序流 循环（Do/Until） 子程序（Call/Rts） 跳转（Jump） 中断（Interrupt） 空闲（Idle）,数字信号处理课程设计（四）,- 11 -,程序控制器（2/4

3、）,数字信号处理课程设计（四）,- 12 -,程序控制器执行如下任务： 取址递增 堆栈维护 条件评价 循环计数器递减 新地址计算 指令高速缓存维护 处理中断,数字信号处理课程设计（四）,- 13 -,程序控制器（3/4）,数字信号处理课程设计（四）,- 14 -,程序控制器, 指令流水线（1/2）,6个时钟周期的指令流水线（举例说明） 预测地址（Look Ahead Address: LA）：DSP从输入到预测地址多路复用器为指令决定来源。 预取址（Prefetch Address: PA）和取址（Fetch Address: FA）：DSP从片内指令高速缓存或程序存储器读取指令。 地址译码（

4、Address Decode: AD）和指令译码（ID: Instruction Decode）：DSP对指令译码，生成控制指令执行的条件。 执行（PC: Execute）：DSP执行指令；由指令指定的操作在1个周期内完成。,数字信号处理课程设计（四）,- 15 -,时间 t, 指令流水线（2/2）,任何非顺序程序流都有可能降低DSP的指令吞吐量。非顺序程序操作包括： 和取指令相冲突的数据访问 跳转 子程序调用和返回 中断和返回 循环（循环体中小于5条指令）,数字信号处理课程设计（四）,- 16 -, 中断（1/4）,内部中断与核外中断。 DSP支持许多的带优先级的、可单独屏蔽的核外的中断，可

5、以是电平或边沿触发的 。 满足下面的几个条件，DSP响应中断： DSP在执行指令或处于空闲（IDLE）状态； 中断是没有被屏蔽的； 中断是全局使能的； 没有更高级别的中断请求悬而未决。,数字信号处理课程设计（四）,- 17 -, 中断（2/4）,处理一个中断，DSP的程序控制器进行如下操作： 输出恰当的中断矢量地址； 将下一个PC值（返回地址）压入PC堆栈； 将ASTAT和MSTAT寄存器的当前值压入状态堆栈； 清除ICNTL寄存器中相应的比特位。,数字信号处理课程设计（四）,- 18 -, 中断（3/4）,在中断服务程序结束处，程序控制器处理从中断返回指令（RTI），进行如下操作： 返回到存

6、放在PC堆栈顶端的地址处； 将顶端处的值从PC堆栈中弹出； 弹出状态堆栈。 DSP复位/启动程序和其他中断服务程序的运行不同 。 DSP响应中断分3个阶段：同步和锁存（1个周期），确认（1个周期）和分支到中断向量（4个周期）。 （可举例说明） 中断引脚上输入信号的边沿或电平可触发外部中断。,数字信号处理课程设计（四）,- 19 -, 中断（4/4）,屏蔽中断 除了仿真器（EMU）中断，复位（Reset）中断和掉电（Power Down）中断，其它中断都是可屏蔽的； ICNTL和IMASK寄存器中的比特位控制中断屏蔽。,数字信号处理课程设计（四）,- 20 -, 状态寄存器,ASTAT 算术状态

7、寄存器 SSTAT 堆栈状态寄存器 MSTAT 模式状态寄存器 ICNTL 中断控制寄存器 IMASK 中断屏蔽寄存器 IFC 中断强制/清除寄存器,数字信号处理课程设计（四）,- 21 -,ADSP-219x数据地址产生,概述 设置DAG模式 DAG操作 地址预修改与地址后修改 环形缓冲寻址 位反序（比特反转）寻址,数字信号处理课程设计（四）,- 22 -, 概述,I: Index M: Modifier L: Length B: Base,数字信号处理课程设计（四）,- 23 -,数据地址发生器,I,M,L,B, DAG操作（1/4）,地址预修改与地址后修改,数字信号处理课程设计（四）,-

8、 24 -,先寻址，再更新I寄存器,先更新I寄存器，再寻址, DAG操作（2/4）,间接寻址,数字信号处理课程设计（四）,- 25 -,通过把地址写入一个I寄存器并指定一个M寄存器来实现。 对于循环缓冲寻址，L寄存器的值不能为0； 对于线性寻址，与I寄存器对应的L寄存器必须置零；, DAG操作（3/4）,循环缓冲寻址（图示）,数字信号处理课程设计（四）,- 26 -,间隔为4, DAG操作（4/4）,比特反转寻址（举例说明）,数字信号处理课程设计（四）,- 27 -,第二章 ADSP-21xx系列处理器原理,数字信号处理课程设计（二）,- 28 -,略讲,1次课,2次课,第二章 ADSP-21

9、xx系列处理器原理,数字信号处理课程设计（二）,- 29 -,4. ADSP-219x存储器与数据读写,概述,数字信号处理课程设计（五）,- 30 -, 概述,数字信号处理课程设计（五）,- 31 -,存储器与内部总线框图, ADSP-219x中的存储器映射（1/3）,数字信号处理课程设计（五）,- 32 -, ADSP-219x中的存储器映射（2/3）,内部存储器空间 内部存储器分为内部RAM（片内SRAM）和片内ROM； 内部RAM地址空间从0 x00 0000到0 x00 FFFF（64K字）； 内部ROM（引导内核Boot Kernel）地址空间从0 x FF 0000到0 xFF 0

10、400（1K字）。 外部存储器空间 地址空间从0 x01 0000到0 xFE FFFF； 连接到外部地址总线（ ADDR210 ）和外部数据总线（DATA150）； 通过数据搬移指令来访问的片外存储器。 在访问外部存储器时，DSP生成MS3-0信号。,数字信号处理课程设计（五）,- 33 -, ADSP-219x中的存储器映射（3/3）,I/O存储器空间 独立的存储器空间，地址从0 x00: 0 x000到0 xFF: 0 x3FF； 在访问片外I/O存储器空间时，DSP产生IOMS信号。 外部导引存储器空间（Boot Memory） 独立的存储器空间，地址从0 x01 0000到0 xFE FFFF； 在访问导引存储器空间时候，DSP产生BMS信号。,数字信号处理课程设计（五）,- 34 -, 多功能指令（2/2）,多功能指令可以在一个时钟周期内执行数据搬移和运算功能 DSP在处理器流水线开始时读寄存器和存储器，在结束时写寄存器和存储器 例如： MR = MR + MX0 * MY0(UU), MX0 = DM(I0 += M0), MY0 = PM(I4 += M4); DM(I0 += M0) = AR, AR = AX0 + AY0; AR = AX0 - AY0, A