计算机存储器和存储系统

第四章存储器和存储统4.1分层的存储器系一存器统分结随着计算机技术的发展，计算机的体系结构已经从以运算器为中心转变为以存储器为中心。人们希望存储器的容量越大越好，存取速度越快越好，价格越低越好。然而现有的各种存储器还能同时满足上述所有的要求。CPU存器缓存(Cache)内存(外存(硬盘光盘等存储系统的分层结构：

速度最快较快快慢

价格最贵较贵便宜最便宜CacheRAMROM二内存器种只读存储器ROM)

随机存储器名称PROMEPROMEEPROMFLASHMEMORY(存4.2存储器芯片一基结地址线

写入方式生产厂家加工一次性编程可擦写，可编程电擦除，可编程在线可擦、可写地

名称静)动态存储

特点通电可保留数据需要不断进行刷新数据线片选线

址译码

存储器单元

数据控制电路

写控制线读控制线、地线：地址线定于存储单元的数目；

、数线：数据线定于存储数据的位数；、片线：片选

CS

，片允许

CE

，选择

S

。只有当全部片选线都有效时，存储器才能完成读写操作；、控信号：ROM只有一个读控制号：输出允许E或；RAM：一个控制信号：读写信号：

/W

；两个控制信号：写信号：；读信号：

OE(G)

，读操作时有效；两个信号同时有效，数据线处于高阻态。二、常用的存储器芯片ROM，2K*8，7数

正常状态

编程状态

EP，PD/Progr

片选信号

EP，

写信号

，

CS

输出允许

，

CS

输出允许

SRAM：2114，1K*4A0-A9地线D0-D3数线WE2114CS

OESRAM：，A0-A12址线D0-D7线CS26264

OECS1WE：TMS446464K*4A0-A7地线D0-D3数线列地选通行地选通

TMS4464G输出允许A0-A7

W写允许列锁

A’0-A’7CASA0-A7

存行锁

A’8-A’15RAS

存

4.3利用存储器芯片造存储系统一主储的作程、主与CPU的接方式：数据线数据寄存器控制线地址线地址寄存器、主的工作过程读取数据时：

主存：CPU给出数据的地地总线驱动主通过信号线发出读信号；主存：主存根据地址信息确定操作单主收到读信号将数据放到数据总线上；：CPU从数据总线上读入数据。写入数据时：CPU给数据的地址地总线驱动主CPU将据放到数据总线CPU通过信号线发出写信号；主存：主存根据地址信息确定操作单主收到写信号从数据总线上获取数据；在一个计算机系统中，一般来说内存的容量都比较大，需要由多个存储芯片构成一个存储系统，这就需要有一个地址译码的过程。二利与门现址码例一CPU地线20位数据线位读信号RD，IO/存储器选择EPROM：，储地址。起始地址：111111110000终止地址：111111111111A10~A0A10~A0I/O7~I/O7

IOMIOM

CSOE

三利译器现址码译码器G2B

G1

C

B

A

Y1

Y2

Y4

XX

XX

XX

XXX

XXX

XXX

例二CPU20位地址线数据线，读信号为

R

，2片

8K

的，片开始地址为，一片开始地址为。第一步：将每一片的开始地址和结束地址写为二进制。第一片：开始：111000000000结束：111011111111第二片开始：111000000000结束：111011111111第二步：确定译码方案：A12~A0：内译码；A19~A16：译码器的片选；A15~A13：译码器输入。第三步：画出电路逻辑图：

A12~A0

A12~A0

CE数

OE

据总线

A12~A0

A12~A0CEOE

例：位址线8位据线，

MREQ

访问存储器控制信号，

读写控制信号，存储芯片：RAMROM

1K4,4K8,8K2K地址分配：6000H~67FFH系区ROM6800H~6BFFH用区第一步：将两个区域的开始地址和结束地址写为二进制。ROM开：000000000000结束：0111111111112K开始：100000000000结束：1011111111111K第二步：选芯片片

2K

的，2片

K

的RAM。第三步：分配地址线：ROMA10~A0内译码译器输入译器片选；内译码，A13~A11译器输入译器片选，A10芯片选；

MREQ

A10~A0R/

2KROMA10~A0CSOE1K

A9~A0A9~A0

A9~A0CEOEA9~A0CEOE

数据总线4.4提高访问存储器度的方法一多储方单多字方式通常情况下，程序和数据在存储体内是连续存放的，正常的读数据过程是发一个地址，存储器发出一个数据发下一个地址，存储器发出下一个数据…。假设说当CPU发一个地址之后，存储能够依次发出N个据，同时能够将这个据依次读入，这样就提高了存储器的访问速度。这种方式能够有效工作的前提是：指令或数据在内存中是连续存放的，如果遇到转移指令，或数据不连续存放，这种方式的效果就不明显了。

指令1

指令2

指令KM位M位…M位

数据寄存器01…N-1

存储体地址寄存器多并行存储系统二技术Cache的点Cache一采用SRAM高速，但价格贵。工原理CPU读个数据时，地址信号送入和存，如果数据在Cache中则从Cache中数据，否则从主存中数据，同时将主存中相邻地址的数据装入Cache地址

Cache

CPU主存替换机制：当中容已满时，按照一定的算法对原有