西安电子科技大学机械原理ppt

第四章总线形成与时序4.1总线标准及结构4.2几种常用芯片4.3最小工作方式总线时序及形成4.4最大工作方式总线时序及形成一、总线标准1.总线标准的特性4.1总线标准及结构总线是一组公用导线，是计算机系统的重要组成部分。它是计算机系统中模块（或子系统）之间传输数据、地址和控制信息的公共通道。目前的微机系统中，均采用标准化总线结构。总线标准有以下四个特性：(1)物理特性

指总线物理连接的方式。包括总线的根数、总线的插头、插座的形状、引脚如何排列等。例如，IBMPC/XT机的总线共有62根线，分两排编号，当插件板插到连接槽中后，左面是B面，A面是元件面。(2)功能特性

描写的是这一组总线中每一根线的功能。(3)电气特性

定义每一根线上信号的传递方向及有效电平范围。一般规定送入CPU的信号为IN，从CPU送出的信号为OUT。4.1总线标准及结构(4)时间特性

定义了每根线上的信号在什么时间有效。2.总线的分类(1)片内总线指连接集成电路芯片内部各功能单元的信息通路。(2)元件级（板内）总线指连接同一个插板内各个元件的总线，包括AB、CB、DB三种。(3)系统总线（内总线）

系统总线微机机箱内的底板总线，用来连接构成微机的各个插件板。在80X86系列微机中，使用的系统总线主要有以下几种：★①ISA(IndustryStandardArchitecture)总线

由IBM公司推出的16位标准总线，它由8位的PC总线扩展而来，数据传输率为8MB/s，主要用于IBMPC/XT、AT及兼容机上，也可用在80386/80486机上。4.1总线标准及结构②EISA(ExtendIndustryStandardArchitecture)总线

由COMPAQ、HP、AST等多家公司联合推出的32位标准总线，时钟速度为8MHz，数据传输率为33MB/s，用于32位微机。③VESA总线视频电子标准协会(VideoElectronicsStandardsAssociation)联合多家公司推出的全开放通用局部总线。是32位标准总线，数据传输率为133MB/s，时钟频率33MHz，它适用于80486微机。④PCI(PeripheralComponentInterconnect)总线是Intel公司推出的32/64位标准总线。数据传输率为132MB/s，适用于Pentium微机。PCI总线是同步且独立于微处理器的，具有即插即用的特性。PCI总线允许任何微处理器通过桥接口连接到PCI总线上。⑤PCIExpress总线最新的总线和接口标准，是由Intel提出的下一代系统总线标准。采用了目前业内流行的点对点串行连接，每个设备都有自己的专用连接，而不需要向整个总线请求带宽。PCI-E的接口根据总线位宽不同而有所差异，常用的包括x1,x4,x8及x16。它的时钟频率是100MHz，传输速度为250MB/s(x1)或4GB/s(x16)。几种计算机总线特性对照表4.1总线标准及结构(4)外部总线（通信总线）外部总线用于微机系统与系统之间，系统与外部设备之间的信息通路。数据的传送方式有并行方式和串行方式。例如，串行通信的EIR-RS232总线，连接仪器仪表的IEEE-488总线等。①USB(UniversalSerialBus)总线它在1994年底由COMPAQ、IBM、Microsoft等多家公司联合提出，2001年底又公布了USB2.0规范。USB数据传输速度有三种：480MB/s、

15MB/s和1.5MB/s。4.1总线标准及结构USB连接方式十分灵活，支持即插即用，不需要单独的供电系统，可支持多达127个外围设备同时连接到USB总线上。它采用集中控制策略，由USB主控器引发所有的传输操作，不会产生冲突；占用资源少，USB总线占用的微机系统资源（I/O端口、地址、中断等）只相当于一个外围设备所需的资源。USB总线通过一条4线串行电缆访问USB设备。②IEEE1394总线

别名火线(FireWire)接口，是由苹果公司领导的开发联盟开发的一种高速传送接口，数据传输速率一般为400Mbps或800Mbps。此接口主要用于数字成像和广播电视领域，支持的产品包括数字相机或摄像机等。二、总线结构4.1总线标准及结构随着微型计算机的发展，总线的结构从面向系统的单总线结构发展到面向存储器的双总线结构。1.单总线结构单总线结构如下图所示，系统的内部存储器和I/O接口均挂在单总线上。CPU与I/O接口、存储器及各个I/O接口之间的信息传送都通过总线进行。微机单总线结构4.1总线标准及结构单总线结构的优点是控制简单，易于扩充系统配置I/O设备，但是由于系统所有的部件和设备都连在一组总线上，总线只能分时工作，因而使数据传输量受限。2.面向CPU的双总线结构

面向CPU的双总线结构如下图所示，它是在CPU和主存储器之间，CPU与I/O设备之间分别设置一组总线。面向CPU的双总线结构4.1总线标准及结构双总线结构通过存储总线使CPU对主存储器进行读/写操作，而CPU与I/O设备之间的信息交换通过输入/输出总线，从而提高了微机系统的数据传送效率。双总线结构的缺点是外设与主存之间没有直接通路，要通过CPU进行信息交换，降低了CPU的工作效率。3.面向主存储器的双总线结构面向主存储器的双总线结构如下图所示。面向主存储器的双总线结构4.1总线标准及结构它结合了以上两种总线的特点，所有的部件和设备均挂到总线上，可以通过总线交换信息，同时又在CPU与主存储器之间增加了一组高速存储总线，使CPU与主存之间可以直接高速交换信息。这种结构提高了信息传送效率，同时也不降低CPU的工作效率，通常在80286以上微机中采用面向主存储器的双总线结构。第四章总线形成与时序4.1总线标准及结构4.2几种常用芯片4.3最小工作方式总线时序及形成4.4最大工作方式总线时序及形成1.三态门——74LS244(8位数据单向缓冲器)(a)74LS244引脚图AY0000111X三态(b)74LS244逻辑功能2.双向三态门——74LS245(8位数据双向缓冲器)或82864.2几种常用芯片连接在总线上的缓冲器都应具有三态输出能力，74LS244与74LS245就是最常用的缓冲器。除缓冲作用外，它们还能提高总线的驱动能力。(a)74LS245引脚图DIR方向00AB01AB1XA、B边均为高阻(b)74LS245逻辑功能3.双向三态门——74LS373(8位锁存器)或8282(a)74LS373引脚图LEDiOi0100011100X保持1XX为高阻(b)74LS373逻辑功能4.2几种常用芯片4.2几种常用芯片DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0STBDI0DI1直通保持高阻DO0DO1OE地址锁存器8282引脚信号74LS373的功能与8282相同第四章总线形成与时序4.1总线标准及结构4.2几种常用芯片4.3最小工作方式总线时序及形成4.4最大工作方式总线时序及形成一、两种工作方式最小方式最大方式8086两种工作方式引脚图1(接+5V)工作于最小方式0(接地)工作于最大方式条件最小工作模式：MN/MX=H最大工作模式：MN/MX=L4.3最小工作方式总线时序及形成特点最小工作模式：最大工作模式：4.3

8086的引脚功能及时序控制线由CPU自身产生控制线由总线控制芯片8288产生应用最小工作模式：硬件简单，用于专用机最大工作模式：硬件复杂，用于系统机Note:要求掌握最小工作模式，了解最大工作模式4.3最小工作方式总线时序及形成二、总线周期①时序：三种总线上出现的信息不仅有严格的顺序，而且有准确的时间，称为定时或时序。③时钟：

时钟脉冲发生器产生具有一定频率和占空比的脉冲信号，称之为机器的主脉冲或时钟。④主频：

时钟的频率，是机器的一个重要指标。⑤时钟周期：

主频的倒数，是CPU的基本时间计量单位。也叫一个T周期或T状态，或一个节拍。8086主频为5MHz，则一个时钟周期为200ns。⑥总线周期：CPU通过总线对外部（存贮器或I/O接口）进行一次访问所需的时间称为一个总线周期或机器周期。②时序图：描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图。1.一般的时序在两个总线周期之间执行空闲周期TiTw为用来等待存储器或I/O接口响应的等待状态一个最基本的总线周期由4个时钟周期组成：用T1,T2,T3和T4

表示。处在这些基本时钟周期中的总线状态称为T状态。①T1状态：

CPU往多路复用总线上发送地址信息，选中所要寻址的存储单元或外设端口地址。②T2状态：

CPU从总线上撤销地址，并使总线的低16位浮置成高阻状态，为传送数据做准备。4.3最小工作方式总线时序及形成⑤T4状态：调整CPU内部状态，总线周期结束。⑥空闲周期Ti：两个总线周期之间，若干个时钟周期。③T3状态：总线的高4位继续提供状态信息，低16位将出现由CPU写出的数据，或CPU从存储器或外设端口读入的数据。④等待状态：有些情况下，I/O或M不能及时配合CPU传送数据，在T3状态启动之前它会通过READY引脚向CPU发一个“未准备好”信号。

CPU在T3状态之后自动插入一个时钟周期Tw。READY在Tw中间被再次采样，以确定下一状态是Tw还是T4。4.3最小工作方式总线时序及形成2.时钟产生器8284A(1)CLK(输入,19脚)——时钟信号输入端

时钟信号占空比为33%时是最佳状态。最高频率对8086和8088为5MHz，对8086-2为8MHz，对8086-1为10MHz。8086/8088的CLK信号必须由8284A时钟发生器产生。(2)RESET(输入,21脚)——系统复位信号

高电平有效（至少保持4个时钟周期），复位信号上升沿要与CLK下降沿同步。初次接通电源时所引起的复位，则要求维持的高电平不能小于50μs。复位RESET信号有效时，CPU清除IP，DS，ES，SS，标志寄存器和指令队列为0，置CS为0FFFFH。该信号结束后，CPU从存贮器的0FFFF0H地址开始读取和执行指令。系统加电或用户在键盘上进行“RESET”操作时产生RESET信号。(3)READY(输入,22脚)——读写等待信号

输入到8086/8088的READY信号有一些严格的定时要求。这个操作的定时要求由8284A时钟产生器内部的READY同步电路来实现，4.3最小工作方式总线时序及形成

8284A实际上不只是时钟电路，它除了提供频率恒定的时钟信号外，还具有复位信号发生电路和准备好信号控制电路。复位信号发生电路产生系统复位信号RESET，准备好信号控制电路用于对存储器或I/O接口产生的准备好信号READY进行同步。8284A的典型用法如下图所示：

供给8284A的频率源可来自脉冲发生器（接在EFI引脚上），也可来自振荡器（接在X1和X2之间）。如果F/C接+5V，则由EFI输入决定频率；若F/C接地，便由振荡器决定时钟频率。不管在哪种情况下，时钟输出CLK的频率是输入频率的三分之一。4.3最小工作方式总线时序及形成3.读/写时序（最小方式）4.3最小工作方式总线时序及形成三、系统总线形成微处理器级总线系统地址总线1.地址总线形成4.3最小工作方式总线时序及形成2.数据总线形成微处理器级总线系统数据总线4.3最小工作方式总线时序及形成3.8086工作在最小方式下的系统结构图4.3最小工作方式总线时序及形成小结：8086CPU工作于最小方式下，系统总线如下：8086CPU最小方式系统总线A19-A16A15-A0D15-D8D7-D0BHEM/IONMIWRRDINTRINTA4.3最小工作方式总线时序及形成8088CPU工作于最小方式下，系统总线如下：8088CPU最小方式系统总线A19-A16A15-A0D7-D0IO/MNMIWRRDINTRINTA4.3最小工作方式总线时序及形成第四章总线形成与时序4.1总线标准及结构4.2几种常用芯片4.3最小工作方式总线时序及形成4.4最大工作方式总线时序及形成4.4最大工作方式总线时序及形成一、引脚功能1.QS1、QS0(输出)指令队列输出。它们用来提供8086内部指令队列的状态。QS1QS0指令队列状态00无操作，队列中指令未被取出01从队列中取出当前指令的第一字节10队列空11从队列中取出指令的后续字节

为了满足多处理器系统的需要，又不增加引脚个数，8086CPU工作在最大方式时，有24～31控制引脚与最小方式时功能不同，而其他引脚与最小方式时功能是相同的。

CPU通过24～31控制引脚输出操作状态信息，这些控制引脚各自有独立的意义，外部通过8288总线控制器译码方法来产生更多具体的控制信号。这些控制引脚的功能定义如下：2.S2、

S1、S0(输出，三态)

状态信号输出引脚，这3位状态的组合表示CPU当前总线周期的操作类型。8288总线控制器接收这3位状态信息，产生访问存储器和I/O端口的控制信号和对74LS373、74LS245的控制信号。下表给出了这3个状态信号的编码及由8288产生的对应信号。S2S1S0操作状态8288产生的信号000中断响应INTA001读I/O