第9章组合逻辑电路

1、第第9 9章章 组合逻辑电路组合逻辑电路 逻辑电路逻辑电路 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有关除与现时输入有关外还与原状态有关外还与原状态有关9.1组合逻辑电路概述 9.1组合逻辑电路概述 一、组合逻辑电路的特点一、组合逻辑电路的特点 组合逻辑电路是一些逻辑门电路的组合，是指电路在任意时刻的输出仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。组合逻辑电路的结构框图如图9.1所示。 图9.1 组合逻辑电路框图 组合逻辑电路的一般具有多输入、多输出形式，其中，a1、a2、an表示n个输入变量，y1、y2、

2、ym表示m个输出变量，输出与输入之间的逻辑关系可以用一组逻辑函数表示，即),(2111naaafy),(2122naaafy),(21nmmaaafy 从电路结构看，组合逻辑电路具有两个特点： (1)不包含任何记忆（存储）元件； (2)信号是单向传输的，不存在由输出到输入的反馈回路。可以用真值表、卡诺图、逻辑图或逻辑函数表达式描述组合电路。 组合逻辑电路的分析，是指根据一个给定的逻辑电路，找出其输出变量与输入变量的逻辑关系，从而确定电路的逻辑功能。 分析组合逻辑电路，一般遵循如下步骤： （1）根据逻辑电路图，从输入端到输出端，开始逐级推导，直至写出所有输出端的逻辑表达式。二、组合逻辑电路的分析

3、二、组合逻辑电路的分析（2）根据逻辑电路写出的输出函数表达式不一定是最简表达式，应采用公式法或卡诺图法对逻辑表达式进行化简。（3）根据输出函数最简表达式，列出输出函数真值表。（4）根据真值表，或化简后的逻辑函数表达式，用文字描述概括出组合电路的逻辑功能例9.1 分析图9.2 所示逻辑电路的功能。图9.2 例9.1图 解：根据组合逻辑电路的分析方法，可按如下步骤进行。（1）写出逻辑表达式：由前级到后级逐级写出各个逻辑门的输出函数。（2）用卡诺图化简输出函数表达式。 AP 1CBP2BCP 3)(214CBAPPPBCAPAP35BCACBAPPY)(54 ()()YA BCABCA BCABCA

4、BACABAC（3）根据化简后的函数表达式，列出真值表如表9.1所示。ABCY00000011010101111001101111011110表9.1真值表（4）逻辑功能描述。 由真值表可知，该电路仅当A、B、C取值同为0或同为1时，输出Y的值为0；其它情况下输出Y为1。也就是说，当输入取值一致时输出为0，不一致时输出为1。可见，该电路具有检查输入信号是否一致的逻辑功能，一旦输出为1，则表明输入不一致。因此，通常称该电路为“不一致电路”。 组合逻辑电路的设计过程与分析相反，它是根据给定的逻辑问题，列出逻辑函数的最简表达式，以便最终的逻辑图所含的门电路尽可能少。在设计中，通常采用中、小规模集成电

5、路，一片集成电路包括几个甚至几十个同一类型的门电路。因此，尽可能减少所用器件的数目和种类，这样使组装好的电路结构紧凑，达到工作可靠的目的。 设计组合逻辑电路，一般遵循以下步骤： （1）根据实际问题，确定输入变量与输出变量，及它们之间的逻辑关系；定义变量逻辑状态含义，即确定逻辑状态0和1的实际意义；列写真值表。三、组合逻辑电路的设计三、组合逻辑电路的设计 （2）根据真值表写逻辑表达式，并化简成最简“与或”逻辑表达式。 （3）选择门电路和型号。 （4）按照门电路类型和型号变换逻辑函数表达式 （5）根据逻辑函数表达式画逻辑图。 例9.2 设计一个三人表决器电路，当两个或两个以上的人表示同意时，决意才

6、能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。 （1）确定输入、输出变量，定义逻辑状态的含义。 设A、B、C代表三个人，作为电路的三个输入变量，当A、B、C为1时表示同意，为0表示不同意。将Y设定为输出变量，代表决意是否通过的结果，当Y为1表示该决意通过，当Y为0表示决意没有通过。（2）根据题意列出真值表，如表9.2所示。ABCY00000010010001111000101111011111表9.2 真值表（3）由真值表写出输出变量函数表达式并化简： （4）画出逻辑电路如图9.2所示。9.1.3组合逻辑电路的设计ACBCABABCCABCBABCAY (a) 卡诺图化简 (b)

7、逻辑电路图图9.2 例9.2例9.4 设有甲、乙、丙三台电动机，它们运转时必须满足在任何时间必须有且仅有一台电动机运 行，如不满足该条件，就输出报警信号，试设计该报警电路。解：（1）将甲、乙、丙三台电动机的状态设定为输入变量，分别表示为A、B、C；且用1表示电动机运行，用0表示停转；将报警信号设定为输出变量，用Y表示，当Y为0时表示正常状态，当Y为1时为报警状态。（2）根据题意列出真值表，如表9.3所示。ABCY00010010010001111000101111011111表9.3 真值表9.1.3组合逻辑电路的设计（4）若74系列中各种门电路均可以使用，逻辑函数表达式可化简为： ABACB

8、CCBAY（5）画出逻辑电路如图9.3所示。图9.3 例9.4（3）由真值表写出输出变量函数表达式并化简：ABCCABCBABCACBAY9.2常用组合逻辑电路部件 常用组合逻辑电路部件有编码器、译码器、加法器、编码器、译码器、加法器、数据选择器和数值比较器数据选择器和数值比较器等，这些组合逻辑电路可以用门电路来设计，但一般是用中规模集成电路实现的。一、编码器（普通编码器和优先编码器普通编码器和优先编码器）一、编码器（普通编码器和优先编码器普通编码器和优先编码器）普通编码器普通编码器普通编码器普通编码器图9.4 3位二进制编码器逻辑符号 优先编码器优先编码器 优先编码器允许同时有两个以上的输入

9、信号为有效电平，编码器给所有的输入信号规定了优先顺序；当有多个输出信号同时出现时，只对其中优先级别最高的一个进行编码。 优先编码器优先编码器 其逻辑图如图所示，它的输入和输出均以低电平作为有效信号（在本书，在逻辑图的输入输出端加小圆圈表示低电平有效） 8/3线优先编码器逻辑符号使能输入端1ST 编码器不工作，编码器输出全1 0ST 编码器处于工作状态 8/3线优先编码器真值表谁的优先级最高？谁的优先级最低？ 8/3线优先编码器真值表（3）1ST 编码器不工作，编码器输出全1 0ST 编码器处于工作状态 8/3线优先编码器真值表（4）使能输出端 和扩展输出端SYESY例4.3.1：试用两片74L

10、S148组成16线4线优先编码器。将A0-A15 16个低电平输入信号变为0000-1111 16个4位二进制代码，其中A15的优先权最高，A0的优先权最低。编码器的应用（1）编码输入信号的连接：因为每片74LS148只有8个编码输入端，而现在要求编码的输入信号为16个，则可按优先级的高低，将A8-A15接到第二片上，而A7-A0接到第一片上。如图所示：（2）片间连接：按优先顺序要求，两片之间关系应该为第2片编码时，第1片应禁止编码，只有第2片没有编码输入时才允许第1片编码，即：1、当第2片74LS148的ST=0时，若该片有编码信号输入，即A8-A15有为低电平的信号，则YS=1；要求第1片

11、应该禁止编码，即要求第1片的ST=1，所以将第1片的YS与第2片的ST端连接即可。2、当第2片74LS148的ST=0时，若该片无编码信号输入，即A8-A15全为高电平，则YS=0；此时，允许第1片编码，即第1片的选通输入端ST=0，所以将第2片的YS与第1片的ST端连接即可实现16个输入信号的优先编码。片间连接如图所示：（3）编码输出信号的连接：因为第2片有编码信号输入时，它的输出信号的最高位为1，当无编码信号输入时，它的最高位为0；又因为当有编码信号输入时，它的YES=0,可以将YES接个非门得高电平1.因此可以将YES作为输出编码的第四位。如图所示：分析功能编码器总结1、编码器的概念：

12、所谓编码就是用文字、符号或数码表示特定对象的过程。编码器就是实现编码操作的电路。2、编码器的分类：编码器可分为普通编码器和优先编码器两种。3、普通编码器1）特点 在任何时刻只有一个编码信号有效，编码器对之进行编码。2）二进制普通编码器 以8线-3线编码器为例说明。编码器总结4、优先编码器1）特点 允许多个编码信号同时有效，而且电路只对优先级最高的信号编码，不理会低优先级信号。2）二进制优先编码器 以8线-3线优先编码器74HC148/74LS148为例。 掌握8线-3线编码器的应用，注意在74LS148中3个控制信号的作用。 重点：编码器的概念，注意普通编码器和优先编码器的区别，讲解典型电路7

13、4LS148的应用。9.2.2 译码器9.2.2 译码器（一）二进制译码器（一）二进制译码器最典型的3线-8线译码器是74LS13874LS138的逻辑功能：表9.674LS138真值表 1）有三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端 ，以及三个控制端（又称使能端）E1、 E2、E3Y0Y774LS138的逻辑功能：表9.674LS138真值表 2） E1、 E2、E3是译码器的控制输入端，当 E1 = 1、 E2 + E3 = 0 (即 E1 = 1, E2和 E3 均为0)时，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。工作状态可以译码禁止工

14、作当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平其逻辑符号如图9.7所示。 图9.774LS138逻辑符号例4.3.2：试用两片3线8线译码器74HC138/74LS138组成4线16线译码器。将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Y0Y15。解：（1）译码器输出信号的连接：因为每片74LS138只有8个输出端，而现在要求编码的输出信号为16个，则可将Y0-Y7接到第1片上，而Y8-Y15接到第二片上。如图所示：(2)分析两片译码器之间的关系：两片不能同时处于同一种工作状态，即当一片译码器工作是，另一片则必须处于禁止译

15、码状态。因此，两片之间的连接方式有两种：1）第1片的E2、E3与第二片的E1连接作为输入的第四个地址+5V2）第1片的E1与第二片的E2、E3 连接作为输入的第四个地址(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，译码器_输出_。000（1）11110111(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_输出_。111（2）1111101174LS138除了具有译码器功能外，还可以结合门电路实现组合逻辑逻辑函数。例：试用3/8译码器，并辅以适当门电路实现下列组合逻辑函数： 将所给表达式化成最小项表达式如下CBABBAY765107651076510YY

16、YYYmmmmmmmmmmCBACABCBACBACBACBABBAY二、二十进制译码器（BCD译码器）输入端：4 输出端：10二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。二十进制译码器的作用是将输入的二进制代码（BCD码）译成10个高电平或低电平输出。 二十进制译码器74LS42的逻辑符号如图图9.10二十进制译码器74LS42的逻辑符号 从该表中可以看出，该译码器的输出电平为低电平有效。其次，对于84

17、21码中不允许的出现非法码（即伪码，1011-1111），译码器输出无低电平信号，即对这六个非法码拒绝翻译。三、显示译码器 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 显示译码器主要由译码器和驱动器两部分组成，通常这二者都集成在一块芯片中。 显示译码器的输入一般为二十进制代码，其输出的信号用以去驱动显示器件，显示出十进制数字来。数字、文字、符号代码显示译码器显示器 数字显示器件 在数字系统中常见的数码显示器通常有：发光二极管数码管(LED数码管)和液晶显示数码管(LCD数码管)两种。 我们主要讨论发光二极管数码管。

18、发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字，由于发二极管会发光，故LED数码管适用于各种场合。1、常用的显示器件工作原理 LED数码管 LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。 LED数码管有两种形式：共阴型和共阳型。 LED数码管显示器件常用的是七段显示器件，使用七个发光二极管构成。 显示器件（LED数码管）七段半导体数码显示器abcdefg分段式数码管是利用不同发光段组合的方式显示不同数码的 abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefghLED数码管有

19、两种形式：共阴型和共阳型。abcdefg510YaYbYgabg510510发光二极管Ya-Yg: 控制信号高电平时,对应的LED亮低电平时,对应的LED灭七段数字显示器工作原理abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1eBCD七段显示译码器概念：七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。作用：将输入的BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的数值。2、显示译码器数字、文字、符号代码显示译码器显示器BCD七段显示译码器原理A3-A0: 输入

20、数据要设计的七段显示译码器aYaYbYcYdYeYfYg显示译码器A3A2A1A0bcdefga常用的显示译码器1)可驱动共阳极数码管：74LS46、74LS472)可驱动共阴极数码管：74LS48、74LS4974LS4774LS47显示译码器显示译码器图9.13 七段显示译码器74LS47的逻辑符号8421BCD码输入输出（1）灯测试输入信号LT (也称试灯信号) 作用：用于检测数码管各段能否正常发光（在试灯时要求LT=0）。（2）灭零输入信号RBI 作用：把不希望显示的零熄灭。（3）特殊控制端BI/RBO。 灭灯输入，灭零输出，可以作输入端，也可以作输出端。控制端74LS47功能表 各控

21、制端的功能如下： 各控制端的功能如下： 各控制端的功能如下：译码器总结1、译码器的概念 译码就是将代码“翻译” 为输出信号的过程，译码器就是实现译码操作的电路。2、译码器的分类 译码器可分为二进制译码器、BCD码译码器和显示译码器。 3、二进制译码器 二进制译码器的输入代码是二进制码，它可用二极管矩阵和集成门实现。典型电路是74LS138，特别注意74LS138选通信号的作用及其选通条件，注意译码器的每个输出是输入变量的一个最小项（或其反）。 4、二十进制（BCD码）译码器其输入代码是BCD码，原理与二进制译码器类似。 译码器总结5、显示译码器 显示译码器是专门为数码显示器件而设计的电路，其输

22、入是BCD码，输出是七段显示驱动信号。典型电路是74LS47，6、用译码器设计组合逻辑电路 1）设计原理：利用译码器产生输入变量的所有最小项，再利用输出端附加门实现最小项之和。 2）器件选择方法： 实现n变量逻辑函数采用n位二进制译码器。输出附加门可选用或门（译码器输出原函数时）或者与非门（译码器输出反函数时）。9.2.3 加法器举例：A=1101, B=1001, 计算A+B1 1 0 11 0 0 1+011010011加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。（4）任何位相加都产生两个

23、结果：本位和、向高位的进位。加法器分两类：1）半加器2）全加器 半加运算不考虑从低位来的进位。只有加数和被加数参与运算。A-加数;B-被加数;S-本位和;Co-进位。真值表BABABASABCo （1）半加器全加器：A-加数；B-被加数；Ci-1-低位的进位；S-本位和；Ci-进位。 相加过程中，既考虑加数、被加数又考虑低位的进位。1111iiiiiiiiiiiiiCBACBACBACBAS11111iiiiiiiiiiiiiiiiiiiCBCABACBACBACBACBAC由真值表可得： 全加器的逻辑符号分别如图 全加器 按进位方式的不同，可分为串行进位二进制并行加法串行进位二进制并行加法器

24、器和超前进位二进制并行加法器超前进位二进制并行加法器两种类型。（1）串行进位加法器(74H183、74LS183)如图：用全加器实现4位二进制数相加。注意：CI0=0和进位：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。：进位信号是由低位向高位逐级传递的，速度不高。串行进位加法器的优缺点：（1）缺点：运算速度慢；（2）优点：电路结构比较简单，因而在对运算速度要求不高的设备中，这种加法器仍然可取。（2）超前进位加法器 超前进位加法器：各位的进位信号直接由加数和被加数决定不需依赖低位的进位。 超前进位加法器的原理是利用低位的加输入和进位输入直接得到高位的和及进位输出。

25、 为了提高运算速度，必须设法减小由于进位信号逐级传递所耗费的时间，那么高位的进位输入信号能否在相加运算的开始就知道呢？iSii()iABCI超前进位加法器的原理：讨论产生进位的情况）Ai=Bi=1时(AiBi=1)1iCO 即：不论低位运算结果如何，本位产生进位输出。）Ai=0，Bi=1或Ai=1，Bi=0且CI=1时,COi=1即：Ai+Bi=1,且CI=1时，COi=1因此，()iiiiiiCOA BA B CI全加器第i位的和， iiiBAG iiiPAB进位生成项进位传递条件()iiiiiiiiiCOABAB CIGPCI进位表达式000000011111111101002222222

26、22121021003333333332321321032100SPCICOGPCISPCICOGPCIGPGPPCISPCICOGPCIGPGP PGP PPCISPCICOGPCIGPGPPGPP PGPP PPCIiiiiiiSABCIPCI和表达式4位超前进位加法器递推公式常用并行加法器有位超前进位二进制并行加法器74283，该器件的逻辑符号如图: 根据余3码的定义可知，余3码是由8421码加3形成的代码。所以，用4位二进制并行加法器实现从8421码到余3码的转换，只需从4位二进制并行加法器的输入端 输入8421码，而从输入端 输入二进制数0011，进位输入端 加上“0”，便可从输出端

27、 得到与8421码对应的余3码。其逻辑电路如图9.18。 1234AAAA1234BBBB0C1234FFFF图9.18 例9.9例9.9用4位二进制并行加法器设计一个将8421码转换成余3码的代码转换电路。加法器总结1、加法器1）一位加法器 包括半加器和全加器两种。两者区别在于，半加器不考虑低位进位，全加器要考虑低位进位。一般采用全加器。掌握全加器的真值表。2）全加器 全加器分为串行加法器和超前进位加法器两种。 串行加法器的原理是将多个一位全加器串联起来，将低位加法器的进位依次接到高位加法器的进位输入。其特点是结构简单但是运算速度慢。 超前进位加法器的原理是利用低位的加输入和进位输入直接得到

28、高位的和及进位输出，其典型电路是74LS283，超前进位加法器的特点是运算速度快但结构复杂。9.2.4 数值比较器定义：对两数A、B（可以是一位，也可是多 位）进行大小比较的逻辑电路。比较 的结果有AB、AB) I(AB)Y(AB3A3B2A2B1A1B0A0B0A0=B0A0=B0A0=B01 0 00 1 00 0 11 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 1多位数值比较器（四位数值比较器）来自低位的比较结果从真值表可以看出： （1）4位数值比较器实现比较运算是依照“高位数大则该数大，高位数小则该数小，高位数相等看低位”的

29、原则，从高位到低位依次进行比较而得到的。 （2） 、 、 是级联输入端，应用级联输入端可以扩展比较器的位数，方法是将低位片的输出 、 和 分别于高位片的级联输入端 、 、 相连。不难理解，只有当高位数相等，低4位比较的结果才对输出起决定性的作用。 )(BAI)(BAI)(BAI)(0BAY)(1BAY)(2BAY)(BAI)(BAI)(BAI三三. .集成数值比较器及其应用集成数值比较器及其应用 典型的典型的4 4位数值比较器是位数值比较器是74LS8574LS85逻辑符号例9.10 试用两片4位数值比较器74LS85组成8位数值比较器。 析：两片数值比较器级联，只要将低位片的输出 、 和 分

30、别与高位片的级联输入端 相连，再将低位片的、接地，接高电平即可。)(0BAY)(1BAY)(2BAY)(BAI)(BAI)(BAI 9.2.5 数据选择器 定义：根据地址选择码从多路输入数据中选择一路，送到输出。(又称多路开关). 在数据选择器中，要用地址输入信号来完成挑选数据任务。一个4选1的数据选择器，应有两个地址输入端，共有22 =4种组合，每种组合可选择对应的一路输入数据来输出；同理，8选1 数据选择器，应有3个地址输入端； 16选1 数据选择器，应有4个地址输入端；依次类推。 1）4选1数据选择器 图9.22是4选1数据选择器的框图，图中D0D3是4个数据输入端，Y为输出端，A1A0

31、为地址输入端，为选通（使能）输入端，低电平有效。图9.22 4选1数据选择器框图输入输出A1A0D0D1D2D3Y 10000D0D0001D1D1010D2D2011D3D3 当 =1时，Y=0，数据选择器不工作； 当 =0时， ，此时，根据地址码A1A0不同，将从D0D3中选出一个数据输出。如果地址码A1A0依次改变，由00011011，则输出端将依次输出D0、D1、D2、D3，这样就可以将并行输入的代码变为串行输出的代码了。SS301201101001DAADAADAADAAY 4选1数据选择器的典型电路是74LS153。74LS153实际上是双4选1数据选择器，其内部有两片功能完全相同

32、的4选1数据选择器。四选一数据选择器的典型器件74LS153/74HC153ST输入输出A1A0D0D1D2D3Y 10000D0D0001D1D1010D2D2011D3D3表9.12 74LS153真值表图9.24 集成数据选择器74LS153逻辑符号 8选1数据选择器的原理与4选1原理一样。 典型的8选1数据选择器器件为74LS151 2）8选1数据选择器逻辑符号,Y WST3.3.数据选择器的典型应用数据选择器的典型应用 （1）数据选择器通道的扩展 利用选通端及外加辅助门电路实现通道扩展。例如，用两个4选1数据选择器（可选1片74LS153）通过级联，构成8选1数据选择器例4.3.4

33、用双4选1数据选择器构成8选1数据选择器.1)输入数据端和输出端的连接：2）地址端的连接A2=0时，上边一半数据选择器工作，数据D0D3选择一路输出；A2=0时，上边一半数据选择器工作，数据D4D7选择一路输出。A2=1时，下边一半数据选择器工作，数据D4D7选择一路输出。A2（2）实现逻辑函数 用数据选择器也可以实现逻辑函数，主要是因为数据选择器输出信号逻辑表达式具有以下特点：具有标准与或表达式形式；提供了地址变量的全部最小项；一般情况下，输入信号Di可以当成一个变量处理。由于任何组合逻辑函数都可以写成唯一的最小项表达式的形式，因此，从原理上讲，应用对照比较的方法，用该数据选择器可以不受限制

34、地实现任何组合逻辑函数。如果函数的变量数为k，那么应选用地址变量数为n=k或n=k-1的数据选择器。方法：1）根据给定的逻辑函数式的变量数，选定数据选择器。 原则：对于有n个输入变量的函数，可以选择地址输入端等于n，或等于n-1的数据选择器。例：2）确定数据选择器输入变量的表达式或取值：通过比较所求逻辑函数式和数据选择器的输出表达式来确定选择器输入变量的表达式或取值。3）按照求出的表达式或取值连接电路，画电路连线图ABCBACBAL确定数据选择器确定数据选择器的输入变量 2 1 ABCBACBAL原则：对于有n个输入变量的函数，可以选择地址输入端等于n，或等于n-1的数据选择器。3个变量，选用

35、4选1数据选择器。逻辑函数 1 选用74LS153/74HC153 2 将逻辑函数式写成数据选择器输出函数的形式，再进行比较 2 ()()() 0() 1LA B CA BCABA B CA B CABAB 4选1数据选择器输出信号的表达式：100101102103()()()()YA ADA A DA A DA A D比较L和Y，得：01231001DCDCDDAAAB、画连线图 3 3 01231001DCDCDDAAAB、 例 用数据选择器实现下列函数 函数变量个数为4，则应选用地址变量为3的8选1数据选择器实现，可选用74LS151。将函数F的前3个变量A、B、C作为8选1的数据选择器

36、的地址码A2A1A0，剩下一个变量D作为数据选择器的输入数据。已知8选1数据选择器的逻辑表达式为 比较Y与F的表达式可知 DCABDCABDCBADCBADCBADCBACDBADCBAF70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY010176543210DDDDDDDDDDDD，图9.26 例9.11的连线图010176543210DDDDDDDDDDDD， 例9.12 使用数据选择器实现逻辑函数F=AB+BC+AC。 解：将函数表达式Y整理成最小项之和形式 图9.27 例9.9的连线图ABCCABCBAB

37、CABBACAABCCCABACBCABF 比较逻辑表达式F和8选1数据选择器的逻辑表达式Y，最小项的对应关系为F=Y，则A=A2，B=A1，C=A0，Y中包含F的最小项时，函数Dn=1，未包含最小项时，Dn=0。于是可得 根据上面分析结果，画出连线图，如上图9.27所示。1076534210DDDDDDDD数据选择器总结1、概念： 根据地址选择码从多路输入数据中选择一路，送到输出。(又称多路开关)。2、工作原理： 主要依靠地址输入端的状态选择输入端数据，并将输入端的数据传送到输出。3、典型的双四选一数据选择器电路：74LS/HC153 掌握其工作原理及其控制信号的作用。并重点掌握其应用。数据选择器总结4、用数据选择器设计组合逻辑电路。方法：1）根据给定的逻辑函数式的变量数，选定数据选择器。 原则：对于有n个输入变量的函数，可以选择地址输入端大于等于n-1的数据选择器。例：2）确定数据选择器输入变量的表达式或取值：通过比较所求逻辑函数式和数据选择器的输出表达式来确定选择器输入变量的表达式或取值。3）按照求出的表达式或取值连接电路，画电路