学到时序后的习题课

1、10 =16。1 . 000100011000>421BCD =2. 个五位的二进制加法计数器，由00000状态开始，经过75个输出脉冲后,此计数器的状态为3. 在二进制计数器中，从0加计数到144至少需要个触发器。4、 四变量逻辑函数共有个最小项，其中任意两个最小项之积恒为A 16 , 1B. 8 , 0C. 16 , 0D. 8 ，15.函数F= A B C DE的反函数F =(AB C DEA+ B C D EC、A BC D EA+ BC D E三、化简题：12分1、“三变量多数表决逻辑函数关系为:丫二 f(A,B,C m(3,5,6,7),试用卡诺图法化简，求最简“或非-或非式

2、。2、Y2(A, B,C,D)二 ABD ABCD ABD,约束条件：AB+AC=0 (用卡诺图，求最简与或式。四、设计题共12分试用3线一8线译码器逻辑符号如图2所示和最少的门电路实现逻辑函数F A,B,C二ABC BC AC .译码器输出端低电平有效，使能端EN=SS2 S3A2A1A0Y0Y1丫2 >丫3 丁 74LS138 丫4 卜515253丫5?丫6 *Y7 “集成4位二进制同步加计数器74LS161的逻辑框图图4、功能表表1所示, 试用74161和最少个数逻辑门组成一个十一进制计数器。要求：1 画出具体逻辑图；11112.画出状态图。Crd%RCOLD EPtrQP吧5 D

3、； D| 為图4RDLDEP ETCPD3 D2 D1DOQ3Q2Q1Q0LXXXXXXXXLLLLHLXXTI 31211101312I110HHLXXXXXX状态保持HHXLXXXXX状态保持HHHHTXXXX计数表 174LS161真值表2、如果采用二进制编码表示108种事物或状 态，其编码码长至少 需要 位。3、将异或门用做逻辑信号同相和反相开关的理由是：和。4、同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式可以做成 的触发器。5、 设计一个能存放16位二值信息的存放器，需要 个触发器。&时序逻辑电路一般由 和 两局部组成。1、 TTL 的多余输

4、入端应接低电平或通过小于 Roff 关门电阻的电阻接地。 A.异或门B.与非门C.同或门D.或非门2、 四变量逻辑函数共有个最小项，其中任意两个最小项之积恒为。A. 16 ，1B. 16，0C.8 ，0D.8 ，14、由三个触发器构成的环形和扭环形计数器的计数模值分别是A. 8 和 8B. 3 和 6C. 6 和 8D. 6 和 3分析作图题12分试分析题8图所示同步时序逻辑电路的工作原理，画出其完整的状态转换图。图中74LS194为四位双向移位存放器，其逻辑功能详见下表。1&1 TT 1SQ3 Q2 Q1 Q0S74LS194CLR<cpS1D3 D2 D1 D0S010CLR

5、模式选择CP串行输入并行输入q0 q；q2 q3S1S0Sl SrD0 D1 D2 D30XXXXXX X X X0 0 0 011X0X00XXXXXX X X XQ0Q1Q2Q3111XXabedabed1011 X0 XX X X XX X X X1Q0Q1Q20Q0Q1Q2110ffX 1X 0X X X XX X X XQ1Q2Q31Q1Q2Q30图7中MUX为4选1多路数据选择器，其逻辑功能表达式为： 3EN =1 时，Y = 0 ； EN =0 时，Y 二 f (A,Ao)八 miDi ；i=0试分析该电路，写出逻辑函数F的最简“与或式。图7四、分析题(16分)分析图8所示同步时序逻辑电路：写出驱动方程、输出方程、求状态方程、填状态转换真值表或次态卡诺图、画状态转换图。设初态QC0=00,在时钟脉冲CLK作用下，当输入序列 X=1010111001时，求输出序列 乙CLKX图8Z五、设计题12分试用74LS161设计一种八进制加法计数器，要求完成图9所示计数循环图9CLKRdLDEP ET工作状态X0XX X异步清零10X X同步置数X110 1保持X11X 0保持