部分阶梯埋氧soi器件设计论文

部分阶梯埋氧SOI器件设计摘要目前，随着社会的不断进步，科学技术不断创新，物理学界的半导体技术也在日益更新，不断发展。众所周知，SILICONONINSULATOR（简称SOI）高压集成电路中的核心器件，即SOI横向高压器件之所以在集成电路方面得以广泛利用，是由于其具有高速、低功耗、抗辐照以及易于隔离等优点。因此，现如今许多国内外物理学家、学者都对SOI器件做出了一系列的研究。但迄今为止，SOI横向高压器件均采用SOI作为埋层，且实用SOI器件击穿电压也过低；同时，就SOI横向器件的电场分布和耐压解析模型而言，现有的模型仅针对具有均匀厚度埋氧层和均匀厚度漂移区的SOI器件建立；而且，没有一个统一的理论来指导SOI横向高压器件的纵向耐压设计。本文以电荷对局域场的屏蔽和电场调制为指导理论，通过改变SOI器件中埋氧层形状，提出部分阶梯埋氧SOI新结构，该结构不仅提高了传统器件的横向耐压，更进一步提高了器件的纵向耐压。关键词电场调制埋氧层击穿电压阶梯埋氧DESIGNOFPARTIALSOIDEVICEWITHSTEPBURIEDOXIDEABSTRACTNOW,WITHTHEPROGRESSOFSOCIETY,SCIENCEANDTECHNOLOGYINNOVATION,SEMICONDUCTORTECHNOLOGYPHYSICSCOMMUNITYISALSOINCREASINGLYUPDATEDCONSTANTLYEVOLVINGASWEALLKNOW,SILICONONINSULATORREFERREDTOASSOIHIGHVOLTAGEINTEGRATEDCIRCUITCOREDEVICES,SOILATERALHIGHVOLTAGEDEVICESTHATREASONBEWIDELYUSEDININTEGRATEDCIRCUITS,BECAUSEOFITSHIGHSPEED,LOWPOWER,RADIATIONHARDNESSANDEASEOFISOLATION,ETCTHEREFORE,NOWADAYSMANYDOMESTICANDFOREIGNPHYSICISTS,SCHOLARSHAVEMADEASERIESOFSOIDEVICESFORRESEARCHBUTSOFAR,SOISOILATERALHIGHVOLTAGEDEVICESAREUSEDASTHEBURIEDLAYER,ANDPRACTICALSOIDEVICEBREAKDOWNVOLTAGEISTOOLOWMEANWHILE,THEELECTRICFIELDDISTRIBUTIONANDPRESSUREONSOILATERALANALYTICALMODELOFTHEDEVICE,THEEXISTINGMODELSONLYFORHAVINGBURIEDOXIDELAYEROFUNIFORMTHICKNESSANDUNIFORMITYOFTHETHICKNESSOFTHEDRIFTREGIONOFSOIDEVICESESTABLISHEDMOREOVER,THEREISNOSINGLETHEORYTOGUIDETHEDESIGNOFVERTICALPRESSURESOILATERALHIGHVOLTAGEDEVICESINTHISPAPER,THECHARGEOFTHELOCALELECTRICFIELDSHIELDINGANDGUIDANCEOFMODULATIONTHEORY,SOIDEVICEBYCHANGINGTHESHAPEOFTHEBURIEDOXIDELAYER,THESTEPPORTIONOFTHEBURIEDOXIDESOIPROPOSEDNEWSTRUCTURE,WHICHNOTONLYIMPROVESTHELATERALPRESSUREOFTHECONVENTIONALDEVICE,ANDFURTHERIMPROVETHEVERTICALPRESSUREOFTHEDEVICEKEYWORDSELECTRICFIELDMODULATIONBURIEDOXIDELAYERBREAKDOWNVOLTAGESTEPBURIEDOXIDE目录第一章绪论111SOI技术的概述112SOI高压器件的耐压技术的现状与发展1121耐压模型的发展简介2122横向耐压技术3123纵向耐压技术413本论文的主要工作6第二章优化设计SOILDMOS的新技术721利用电场调制和电荷屏蔽效应优化设计器件的衬底终端技术7211电场调制效应的衬底终端技术7212电荷屏蔽效应的衬底终端技术8213衬底终端技术与表面终端技术的对比822SOI器件的介质场增强技术（即ENDIF技术）1023SOI器件的纵向场降低技术（即REBULF技术）11第三章部分单面阶梯埋氧SOI结构1431器件结构及耐压机理1432击穿电压与器件结构参数的关系18321器件电压与漂移区长度和硅窗口长度的关系18322击穿电压与硅层厚度的关系20323击穿电压与埋层厚度的关系20第四章部分双面阶梯埋氧SOI结构2241器件结构及耐压机理2242击穿电压与器件结构参数的关系25421击穿电压与漂移区掺杂浓度的关系25422比导通电阻、击穿电压与漂移区长度的关系27第五章结论28参考文献29致谢31第一章绪论11SOI技术的概述SOI（SILICONONINSULATOR）技术是一种材料制备技术，这种技术是在绝缘层上面形成一定厚度单晶半导体硅薄膜，它利用绝缘层将衬底层与器件层分开，从而得到比体硅器件更加优秀的隔离效果，如图11所示。SOI技术具有高速、抗辐射、耐高温、高可靠性等优点，由于SOI电路寄生电容较小，还可消除体硅器件的闩锁效应，因此易于大规模集成和低成本制造【1】。目前，SOI技术已经被普遍地应用在各个方面，随着SOI技术与日俱增的发展趋势，其应用领域必然会继续扩增。图111典型的体硅CMOS器件的横截面图图112典型的体硅SOICMOS器件的横截面图图11典型的体硅CMOS和体硅SOICMOS器件的横截面图FIG11ACROSSSECTIONALVIEWOFATYPICALBODYOFBULKSILICONCMOSANDSOICMOSDEVICE12SOI高压器件的耐压技术的现状与发展横向和纵向击穿电压中的较小者是SOI器件击穿电压的决定性因素。如何提高SOI高压器件的整体耐压国内外的的众多学者正在通过各种理论和方法研究。121耐压模型的发展简介耐压模型可以帮助设计者更好的把握物理本质，对器件设计具有指导作用。多学者分别从不同的角度对SOI器件的耐压模型进行研究，得到一系列器件模型，大体可以分为一维模型与二维模型两类。一维模型HUANG模型【2】假设SOI耐压只与纵向有关，与横向无关，且假设击穿点位于漏下方。其优点是形式简明，缺点是没有考虑横向击穿以及横向电场的二维效应。KIM模型【3】针对薄层硅器件漂移区全耗尽并且冶金结终止于埋层界面的情况，把器件耐压分为横向与纵向两个一维问题。其优点是考虑了器件纵横向耐压以及栅场板对器件耐压的影响，缺点是应用范围比较窄，只适用于冶金结终止于埋层界面的薄层硅器件。CHUNG模型【4】假设器件击穿时全耗尽并且纵横向同时击穿，器件表面电场是沿漂移区中点对称的线性分布。该模型首次得到了RESURF条件下器件表面场的双峰分布，但是它对表面场的线性假设不符合实际。富力文模型【5】假设器件击穿发生在横向PN结上，并且把器件击穿分为源端耗尽区与衬底耗尽区相连之前的击穿、相连之后的击穿以及漂移区全耗尽时击穿三种情况。优点是物理概念清晰，能较好的求解器件不全耗尽时的耐压情形，但对漂移区浓度较低器件击穿点位于NN表面的情形未予考虑。二维模型CHUNG在一维模型的基础上提出了表面电场分布模型【6】，假设器件耐压时漂移区全耗尽并且表面场纵向分量为0，与实际表面电场和表面电势分布基本一致，该模型考虑了电场的二维效应，扩展性强。MERCHANT超薄SOI耐压模型【7】，假设薄层硅SOI器件漂移区横向电场为常数，纵向电场为线性函数。首次通过求解二维泊松方程的方式得到漂移区电场与电势分布、击穿电压与漂移区厚度类似成对数抛物线关系，缺点是没有初等函数解且只适用于薄层硅及线性变掺杂的情形。李文宏二维电势分布模型【8】，假设漂移区全耗尽，高浓度掺杂的冶金结扩散到埋层表面，结表面被看作金属，通过求解二维泊松方程得到顶层硅电势分布。它的优点是假设少，电场电势分布比较符合实际，同时考虑场氧电荷影响，缺点是形式过于复杂，深入分析较难。POPESCU二维电势分布模型【9】，假定顶层硅中的纵向电场为距离的二次函数，通过带入边界条件得到电势表达式。综合考虑了纵向和横向电场的二维调制作用以及耗尽层向沟道区内的扩展，缺点是模型过于复杂，缺乏明晰的击穿电压表达式。罗小蓉变K相对介电系数介质模型【10】，针对不同介电系数埋层形成的SOI器件，以不同介电系数的埋层界面为边界对漂移区分区求解二维泊松方程，得到VKSOI器件表面电场以及表面电势分布。该模型同时适用于变介质埋层和均匀介质埋层SOI结构，并考虑介质对硅层和埋层的电场调制，是一个较完整的模型。上述模型都是在一定的边界条件和假设下通过求解泊松方程得到的，还有针对某些特殊结构或者特殊情况建模的模型，这里不再一一叙述。122横向耐压技术降低表面电场REDUCEDSURFACEFIELD，RESURF原理是横向高压SOI器件耐压设计中的普适理论【11】。如图12的常规SOILDMOS，外加漏压初期，横向NEPI/PWELL结与纵向PSUB/NEPI的MOS结构同时对漂移区进行耗尽，图中阴影部分是耗尽层的交叠。随着漏压增加，耗尽层展宽，耗尽后的施主正电荷发出的电力线终止于埋层下界面反型电子，这种电荷共享作用降低了源端电场。当漏压进一步上升，漂移区全耗尽到漏端，部分耗尽的漏下N发出的大量电力线指向衬底，在漏端出现电场尖峰。过高过低的漂移区浓度都会造成源端或漏端的提前击穿，合适的漂移区浓度，可使漂移区全耗尽且源漏两端电场近似相等，击穿点从表面转移到体内。常规SOI器件埋氧层BURIEDOXIDE，BOX界面反型空穴被横向强电场抽取，满足RESURF条件时漏端下方埋层界面处硅侧电场很快提升至临界击穿电场而使器件击穿，因此常规SOI器件纵向耐压较低。从以上分析可知，在RESURF原理指导下设计的高压横向SOI器件满足以下条件1漂移区全耗尽；2器件源、漏两端表面场高度相等；3击穿发生在漏下埋氧层界面。设计的总体思路是在保证不发生表面击穿的前提下尽量降低埋层界面硅层电场，提高漂移区中部电场。由于纵向电场与横向电场的相互作用是通过电荷共享的方式完成的，因此可以通过优化击穿时器件漂移区中的净电荷浓度分布来实现横向与纵向电场的优化。器件耐压时调制漂移区电场分布的净电荷可以是耗尽层电离电荷、反型/积累电荷、埋层注入的固定电荷等类型。图12SOIRESULFLDMOSFIG12SOIRESULFLDMOS器件横向设计主要解决两个问题优化电场分布，增加器件耐压；改变掺杂浓度分布或者电流路径减小器件导通电阻。一个器件结构里可能两者都得到改进，也可能只有一个占优势。123纵向耐压技术由于在SOI器件中耗尽区域往衬底区域的扩散被埋氧层阻碍的关系，因此衬底部分就不可以加入耐压。而且，从工艺需求等各方面考虑来说，埋氧层和顶层硅的厚度不能太大，因此SOI器件的纵向耐压会比较低。目前，还未能研制出耐压突破600V的实用SOI高压器件，这极大限制了SOI器件耐压的提高，为此，众多学者进行了诸多研究。ANAKAGAWA提出了N缓冲层结构【12】，器件结构如图13所示，该结构的特点是将一层浓度薄而高的N屏蔽层或者称作N缓冲层增加在N漂移区和埋氧层之间，N层和N层会在器件反向偏转时全部耗尽，在N缓冲层中，由于其浓度比N层高一些，SI侧的击穿电场将在电离施主的作用下提高，此外，为了获得较高的纵向击穿电压，又将SOI层内部纵向保持在一个较低的电场强度范围内，防止了体内提前击穿，他们在3M埋氧层和22M顶层硅上研制出了高压达650V的LDMOS【13】。HFUNAKI提出将半绝缘多晶硅（SEMIINSULATINGPOLYCRYSTALLINESILICON，简称SIPOS）层插入在埋氧层和顶层硅之间，如图14所示。该结构为了提高埋氧层电场，在SIPOS/SIO2界面引入了界面电荷，且避免了衬底偏压的影响，从而使SOI的纵向击穿问题有效改善，他们在埋氧层厚度为2M和顶层硅厚度为5M的情况下使用这种结构，获得了耐压高达1200V的SOI高压横向二极管【14】。但该方法也存在一定的问题，表现为SIPOS的工艺重现性较差，另外，由于该结构和N缓冲层结构都存在泄漏电流较大的问题，因而失去了SOI泄漏电流小的优势。图13N缓冲层SOI高压器件图14SIPOS屏蔽层SOI高压器件FIG13NBUFFERLAYERSOIHIGHFIG14SIPOSSHIELDINGLAYERSOIHIGHVOLTAGEDEVICEVOLTAGEDEVICESMERCHANT等人提出了超薄SOI结构【15】，器件结构如图15所示，该结构为了使硅的临界击穿电场提高，从而达到纵向耐压提高的目的【16】。SMERCHANT采用的是横向线性变掺杂技术，在3M厚的埋氧层和01M厚的顶层硅上获得了耐压达到700V以上的器件【17】。AQHUANG等人提出了SUPERSOISSOI结构【18】，如图16所示，这种结构使用的是利用外延技术来形成多层PNPN，因此与上文中的SUPERJUNCTION结构比较相似，为了达到电场中的三维调制效应，电场分布能够更加均匀，相互耗尽在漂移区内部不同类型的半导体，且该结构能够提高掺杂浓度，从而打破了硅的耐压和导通电阻之间的指数关系【19】。图15超薄SOI二极管图16SUPERSOI高压二极管FIG15ULTRATHINSOIDIODEFIG16SUPERSOIHIGHVOLTAGEDIODE罗小蓉等人成功研制出双面介质槽SOI（DOUBLESIDEDTRENCHSOI，简称DTSOI）高压器件结构【2021】，如图17所示。该器件是在埋层的两侧形成一种介质槽，槽中束缚的反型层电荷可以增强埋层的电场，同时，高浓度的反型电荷可调制漂移区的横向电场，因此可以获得较高的击穿电压，他们在20M厚的顶层硅和1M厚的埋氧层上研制出了耐压高达730V、埋层电场达到300V/M以上的DTSOILDMOS，但该结构的工艺一般比较复杂，工艺难度也很大。图171双面槽SOI器件结构图172槽内电荷分布图17双面电荷槽结构FIG17CHARGESIDEDSLOTSTRUCTURE13本论文的主要工作目前，针对SOI横向高压功率器件的耐压问题，众多学者提出了许许多多的器件结构的耐压解析模型，虽然这些新结构都是基于不同的物理思想和工作原理，但他们都拥有着共同的特征，都是以具有着均匀厚度的漂移区和均匀厚度的氧化物埋层的SOI器件为中心来构建的模型。但是到目前为止，SOI器件的设计理论还不够完善，对SOI横向高压器件纵向耐压设计理论没有具体的说明。因此，SOI横向高压器件仍有许多问题亟待研究解决。主要工作本论文利用电场调制及电荷对局域电场的屏蔽效应提出了ENDIF技术、RESULF技术和部分阶梯埋氧SOI器件结构。ENDIF技术、RESULF技术是对包括SOI基和硅基横向高压器件性能的进一步优化和提高，是解决如SOI基高压器件所具有特殊设计问题的关键技术。部分阶梯埋氧SOI器件结构则是将一般薄膜SOI的I层埋氧层做成阶梯分布来提高器件的横向耐压和纵向耐压的的一种新型的器件结构，该结构不但可以横向和纵向耐压的到显著提高，同时这种结构可以使导通电阻减小，是一种新的器件设计思想，通过MEDICI仿真软件验证此结构有提高耐压、降低比导通电阻的优点。第二章优化设计SOILDMOS的新技术21利用电场调制和电荷屏蔽效应优化设计器件的衬底终端技术为了满足HVIC和PIC中高压器件与低压电路之间兼容的需要，发展具有超薄外延层并且能够满足高击穿电压的新型高压器件是迫在眉睫的。本章利用LDMOS结构的特点，解决了SOI和超薄外延层衬底材料的纵向耐压问题，进一步优化了诸如器件耐压与比导通电阻等的特性。介绍了通过电场调制及电荷屏蔽效应优化设计LDMOS结构的新方法、解决SOI纵向耐压问题的ENDIF和超薄外延硅层衬底耐压的REBULF两种技术，即衬底终端技术。211电场调制效应的衬底终端技术电场调制效应是在横向器件的衬底产生附加电场，通过薄的漂移区或外延层来调制器件的表面电场，以达到优化表面电场的目的。这种产生附加电场优化表面电场的方法与传统上的技术不同在于传统上是通过附加电荷直接在漂移区引入附加电场，而电场调制效应是通过对漂移区的调制来实现。这种调制效应可以通过下面的理论解释耗尽漂移区电势满足的泊松方程为其中为耗尽区的电荷密度，SI为硅材料的介电常数。假设漂移区全部耗尽这是满足RESURF条件的基本要求，电场函数可以表达为满足公式2L的边界条件为23和24其中TS和I分别为漂移区和埋氧层的厚度，I是绝缘埋层的介电常数。结合公式2L、22、23和24，表达式21可以简化为（21）（22）（23）（24）由于参数的不同，公式25的解也随之改变，获得漂移区中的电场分布可以由公式25的解求导数获得。从以上的分析可以看出，表面电场的分布可以通过参数来调节，参数的改变可以通过参数TS、I或I改变来设计。这种通过改变器件衬底参数来调节表面电场分布的方法，我们称之为电场调制效应。在SOI基LDMOS器件结构中，BF的设计方法与硅基LDMOS在传统上基本相同，即在满足RESURF条件的前提下，利用传统终端技术漂移区分区、漂移区线性掺杂的VLD、场板等使表面电场产生新的且分布均匀的峰。由于传统的终端技术都是通过器件表面实现的，所以我们称之为表面终端技术或表面结终端技术。然而，由于SOILDMOS中存在埋层，不仅自热效应比较严重且机理也与硅基的大不相同。因为自由面电荷为零的限制使BV在较单面条件下达不到设计要求。通过电场调制效应对SOILDMOS结构中的埋层进行改造，不但可以实现优化表面电场的目的，还可以很大的缓解埋氧层引出的自热效应。由于该技术利用了电场调制效应，所以我们命名为衬底终端技术或衬底结终端技术。212电荷屏蔽效应的衬底终端技术电荷对局域场的屏蔽是一个普遍的效应，屏蔽按机理可以分为电场屏蔽、磁场屏蔽和电磁屏蔽。本论文讨论的电荷对局域场的屏蔽属于电场屏蔽或静电屏蔽，一个最常见的静电屏蔽的例子为导体金属球壳或金属网罩在外电场作用下达到静电平衡后，内部场强处处为零，不受外部电场的影响，这就是金属球壳材料对外电场的屏蔽。金属属于导体，在外电场作用下产生的电荷对外电场的作用，我们称之为电荷对局域场的屏蔽。高压功率MOS类器件由于半导体材料的存在，半导体材料耗尽形成的空间电荷对电场有着屏蔽的属性。SOI结构中的纵向电场可以理解为一个半导体电容，由于对外电场的屏蔽使电极中的电场为零，击穿发生在电容介质中。但实际上，由于横向电场的缘故，自然屏蔽局域场中的电荷消失，构成了不完整的电容系统，这种电容系统满足自由面电荷为零的高斯定理。因为硅的临界击穿电场过低，因此临界击穿电场远远大于击穿时埋层中的电场。这种关系的有效突破方法就是在硅层和埋层界面附加电荷或恢复原来完整MOS电容的屏蔽电荷以屏蔽埋层中的局域电场，从而使两者电场不受高斯定理的限制，在优化设计的条件下，埋层电场可以达到临界击穿电场从而使纵向耐压大大提高。2526213衬底终端技术与表面终端技术的对比利用电场调制和电荷对局域场的屏蔽效应优化新型功率器件的衬底终端技术较传统表面终端技术相比具有以下特点L表面终端技术中，除了利用使用面积较大的场限环外来获得一定的横向击穿电压，还必须要设计漂移区的浓度通过分区或者线性掺杂来达到规定区域，如果这种浓度或者剂量分布不均匀则会使得器件的温度因为电阻率的不均匀而分布不均，也就会影响载流子的迁移率；而且，在工艺上要进行一定的离子注入、退火技术来实现浓度分区或线性掺杂，这也会使载流子的迁移率下降；过多的表面工艺带来的表面缺陷会影响电离率，进而影响表面击穿。这就意味着，不管表面电场的高低，只要表面的离化率高，就有可能会使击穿发生在表面。与之相反的衬底结终端技术则是从衬底来优化表面电场，漂移区中的浓度分布均匀使得温度分布均匀，并且该技术不需要注入额外的离子，就能减小对载流子的迁移率的影响。2在表面终端技术中，目前已有优化表面电场的RESURF技术，该技术是通过衬底电荷和漂移区的电荷产生共享作用，来降低源端的表面电场，使击穿发生在体内。但当条件满足时，为了进一步增加击穿电压，可通过衬底技术使得体内电场进一步降低来提高横向器件的纵向耐压。本文中提到的RUBULF技术就是利用这个原理。3有些特殊的材料，例如绝缘体上硅（SOI或SOS），在应用过程中，由于高压或功率器件埋氧层的存在，在器件设计上出现了种种问题，如自热和纵向击穿电压受界面电荷为零高斯定理的限制等，但都可以通过改造埋氧层的设计来解决，即通过改造埋层的结构来缓解自热和提高纵向耐压。本文所讨论的单面部分阶梯埋氧结构和双面部分阶梯埋氧结构就是根据电场调制和电荷对局域场的屏蔽原理来改造埋氧层结构而设计的。像横向SUPERJUNCTIONLDMOSSJLDMOS这种特殊结构，就是受衬底电荷辅助耗尽的影响，打破了传统的电荷平衡规律，为了恢复这种电荷平衡，可以通过改变衬底电荷或电场来达到我们的目的。本文中讨论的具有FLOATING层SJLDM0S和具有部分N型埋层的SJLDMOS就是利用这种方法设计的。4表面终端RESURF技术中，包括SINGLERESURF和DOUBLERESURF技术，是直接在漂移区的表面引入新的电场峰而使主结沟道与漂移区形成的结以及漂移区与漏端形成的结两边的电场降低，而这种直接引入新电场峰的方法会影响到器件的正常使用。这主要是由于横向器件的电流流经表面时，载流子碰撞电离产生的大量电子会在表面强电场的作用下进入器件的栅氧化层和场氧化层，进入栅氧化层的电子一空穴对会影响栅氧化层的质量使器件的闭值电压发生漂移而降低器件的可靠性22。进入场氧化层中的电子空穴反过来会改变表面电场的分布。本论文中讨论的通过衬底来调试优化表面电场，这避免了表面电场分布中出现的陡峭的指数分布规律，使得峰的变化较为平缓，提高了器件的可靠性。5由于漏端电场的集中，使得横向器件中安全工作区下降，该现象可通过降低漏端的电场，来缓解电流在漏端的集中分布23。本论文中通过衬底终端技术使漏端电场降低的结构都可以提高器件的SOA。22SOI器件的介质场增强技术用于HVIC中的高压SOI基器件的纵向耐压主要由其介质层承担，而对常规结构其介质层电场仅为SI层的3倍，即90V/UM左右，远低于介质层的临界击穿电场国际实用二氧化硅的临界击穿电场为600V/UM，因此，使介质层电场提高到其临界击穿电场就成为突破这类器件纵向耐压的关键。SOI材料由于易实现介质隔离、寄生效应小等优点【24】。所以适用于制造功率集成电路及器件，但满足这一需要的器件漂移区都比较薄，一般小于10UM左右，为了实现所需的击穿电压，埋层介质必须承担击穿电压的主要部分，必须要提高介质埋层的电场，方法有三种（1）使用低介电系数的埋氧层材料，提高介质的电场，但低介电系数材料的埋层还要注意优化对器件电场调制的参数问题；（2）利用电荷对局域场的屏蔽效应，提高硅层达到临界击穿时的电场；（3）通过单面具有的高临界击穿电场来提高埋层中的电场。绝缘体上硅的介质场增强原理，即ENDIFENHANCEDDIELECTRICLAYERFIELD原理，该原理是指导优化设计高压SOI器件的普适原理。此原理是一种提高高压SOI器件击穿电压新的终端技术理论，该理论突破了传统上的高压SOI横向器件的设计思维，实现了薄耐压层的SOI高压器件。基于此原理，本文所介绍的低介电系数的SOI高压器件新结构，使得传统SOI结构纵向耐压提高数倍，并为探索新的低介电系数的介质材料奠定基础。目前，在提高横向高压器件击穿电压的终端技术研究方面，RESURF技术已经相当成熟，并且已从SINGLERESURF、DOUBLERESURF发展到3DRESURF技术，但这些技术都只是通过改变器件表面构造来降低表面电场。随着SOI技术和SOA技术的发展，许多研究已经实现了从工艺角度探索不同介电系数埋层的新材料，从而满足器件需要不同埋层结构的要求。本论文就是通过改变介质埋层的结构，优化表面电场，做到降低高电场峰值提高电场低端值，这种技术既达到了传统RESURF技术的效果，并且同时满足了高压横向集成电路对特殊器件结构的需求。ENDIF技术的理论根据有界面电荷的高斯定理在I层界面上应用高斯定理，并采用一维近似，可求得I层上的电压为式中，SI、I分别表示SI层和I层的介电常数，ESIC是硅的临界击穿电场，TI为I层厚度，Q表示I层IO/2界面上硅侧的空穴界面电荷。SOI高压MOS器件纵向耐压27可看成SI层耐压和层耐压之和。从表达式可也看出，随着界面电荷QS的引入，可大大提高埋层的电场，从而提高器件的纵向耐压。如果没有界面电荷，器件的纵向耐压只能由I层的厚度和相对介电系数决定。对于高斯定理，我们还可以用以下形式表达式中CI表示介质层单位面积的电容，I表示介质层的介电系数，TI表示介质层的厚度。23SOI器件的纵向场降低技术国际上目前主要开展的是薄外延导电硅层的高、低压隔离技术研究。为了满足横向器件纵向耐压的需要，高压集成技术中的高压器件仍采用厚度为1020UM厚的外延层。但对于现在科学技术迅猛发展的时代，在制作工艺上势必增加了隔离的难度。目前的发展方向趋向于发展在硅基中选用薄外延横向技术，主要是为了适应HVIC和PIC高低压兼容的需求。薄外延高压LDMOS器件中的横向耐压可以通过RESURF及相应的技术解决，如具有埋层的RESURF、漂移区VLD技术、通过表面形成P型降场层、采用具有N表面VLD层的漂移区等等。降低体电场技术REDUCEDBULKFIELD，简称REBULF就是通过降低体内电场来满足在超薄导电层上实现高耐压的要求。REBULF理论是一种优化横向高压器件的新技术，不仅能应用在LDMOS结构中，还能应用在多种高压器件中。该技术可通过在体内埋入一层FLOATING层，重新分配横向器件的电场分布，由于FLOATING层的等电势作用，漏端的高电场一部分被分配到低场区的源端，这大大地突破了传统上的电场分布形式。FLOATING层的等电势效应降低了漏端高电场区的高电场，当硅达到其临界击穿电场是提高击穿电压，器件的衬底则承担了大部分的纵向耐压。该理论是继国际上提出的SURF技术之后又一重大突破。REBULF技术中关键的参数为FLOATING层上外延的P型层的浓度以及FLOATING层在衬底中的位置用距离外延硅层W表示。如图21为REBULF的示意图。2829图21REBULF结构示意图FIG21REBULFSCHEMATIC浓度应该满足在器件击穿时不能全耗尽，作为等势的浮空层来调制器件体内电场的分布；在衬底中的位置必须满足在器件击穿之前FLOATING层以上的P衬底完全耗尽，且应满足所设计的REBULF条件。从理论分析可知REBULF条件应满足根据电荷守恒原理，满足一般RESURFSINGLERESURF条件可表示为对于本文提出的REBULF原理，关键的参数为W和NSUBW表示矿层的位置；NSUB为衬底浓度。式中ND，、W分别表示RESURFLDMOS结构漂移区浓度和衬底耗尽区厚度，D表示REBULFLDM0S结构漂移区浓度，TS为漂移区厚度。由于必须满足所以ND,213由211、212、213式，N层位置可以通过214确定210（211）（212）对于关键参数和的优化，采用以上数据分析和模拟仿真结合的方法，使得确定的参数满足高电场的漏端与低电场的源端电场峰等高的电场分布，达到击穿电压最大的理想值。REBULF理论可以先通过比较模拟仿真得到的参数并对关键参数进行优化，确定参数满足最大击穿电压时的和，为实际流片实验提供数据设计依据。超薄导电硅层REBULF结构的导电硅层为避免传统上成本较高的外延工序，可直接采用离子注入扩散的方法，同时外延满足了REBULF条件的P型衬底。后序的工艺与一般的CMOS标准工艺相同。（214）第三章部分单面阶梯埋氧SOI结构上世纪60年代发展起来的SOI技术由于具有寄生效应小、功耗低、集成度高、抗辐照能力强等优点，引起了国内外研究机构的兴趣。应用于横向高压的SOI结构由于受自由面电荷为零的高斯定理的限制，纵向击穿电压一直是研究SOI基高压器件者所关注的问题，特别是为了实现SOI基高、低压集成技术所需薄的导电硅层，急需设计新的结构或采用新的方案以提高SOI结构中绝缘埋层的电压承受能力。本章节利用电场调制和电荷对局域场的屏蔽效应理论，针对SOI结构中的绝缘埋层，提出了部分单面阶梯埋层SOI新结构，新结构以对SOI高压器件的表面电场和纵向埋层电场的临界化设计为目标横向达到近乎理想的均匀电场分布；纵向通过附加电荷的电场屏蔽使之趋于绝缘埋层的临界击穿电场。分析结果表明，新结构在一定程度上解决了横向SOI高压结构设计中具有的特殊问题。31器件结构及耐压机理耐压机理埋氧层由源到漏成阶梯形状，通过在阶梯处所引入的电荷产生附加电场增强埋层电场提高器件纵向耐压，同时调制场提高横向耐压，源极下的硅窗口在提高耐压的同时缓解了器件的SHESELFHEATINGEFFECT。器件结构图311为所提出的阶梯埋氧型SBPSOI结构示意图。TI为埋氧层厚度，漂移区掺杂浓度、长度和厚度分别为ND、L、TS，W为源极下硅窗口长度。漂移区采用均匀掺杂，埋氧层均匀分为3个阶梯，其中、和分别对应不同阶梯，在图312中为单个阶梯长度。在这种结构中，随着漏电压VD的增加，在阶梯处引入负电荷，如图311所示，负电荷由于阶梯的存在而不连续分布，这种不连续使表面在这些位置出现了新的电场峰，CBA，,对应表面电场峰的位置，A，B，C为硅层和埋氧层界面处对应电场峰的位置。负电荷使埋层中的电场高于自由电荷为零的界面高斯定理决定的电场关系，从而可以得到带电荷的高斯定理31式其中ES是界面IO/2处硅侧的电场，S和I分别是硅和氧化层的介电常数。图312显示SBPSOI结构阶梯处引入的电荷IN，产生了附加电场EI（31）（32）基于ENDIF理论，附加的电场增强了埋层电场，从而提高了器件的BV。图312中SI表面正电荷发出的一部分电力线中止于阶梯处的负电荷，调制了漂移区电场，使ES增加ES，增加的S和引入的IN共同使埋层电场增加I。PSOI器件的纵向耐压可近似表示为33式其中VSUB是衬底承受的电压。埋层电场的增加提高了器件击穿电压图311部分阶梯埋氧型结构图图312SBPSOI机理示意图图31SBPSOI器件结构和机理示意图TS05UM，TI2UM,LD18UM，W3UMFIG31SBPSOISCHEMATICSTRUCTUREANDMECHANISMOFTHEDEVICETS05UM，TI2UM,LD18UM，W3UM（33）图32为单面阶梯埋氧型结构在硅窗口LW为3UM时，与常规SOILDMOS在参数优化之后的二维电势分布，图中相邻等势线间隔为15V。图321和322所示SBPSOI结构比常规SOI等势线分布均匀，这是阶梯负电荷对表面电场调制的结果。图321单面阶梯埋氧型结构322常规SOILDMOS结构图32单面阶梯埋氧型结构与常规SOILDMOS结构各自击穿时二维电势分布图FIG32WHENTHETWODIMENSIONALPOTENTIALDISTRIBUTIONSIDEDSTEPBURIEDOXIDESTRUCTUREWITHCONVENTIONALSOILDMOSSTRUCTURETHEIRBREAKDOWN图331和332为器件击穿时三种结构一般SOI、PSOI和SBPSOI的表面电场Y0001UM和界面电场Y0499UM分布。图332SBPSOI结构在A点的电场，从常规的123V/UM提高到EA263V/UM。图331是SI/界面埋氧层边缘产生的电场峰对表面电场调制的结果，从而在表面也出现了三个电场尖峰，硅层电场从常规的44V/UM提高到EA,127V/UM，器件的横向耐压提高。图331表面电场分布Y0001UM图332SOI层/埋层界面电场分布Y0499UM图33器件击穿时表面电场和界面电场分布FIG33WHENTHESURFACEOFTHEDEVICEBREAKDOWNELECTRICFIELDDISTRIBUTIONANDINTERFACE图341和342为SBPSOI结构I层下界面电子浓度和新结构、传统PSOI和传统SOILDMOS在各自最高击穿电压下漏端的纵向电场和电势分布。从图341可以看出，由于阶梯埋层的作用，阶梯阻止了漏极对负电荷的抽取，在阶梯处有很高浓度的电子积累，这就增强了I层的电场；图342说明了这种规律，可以看出，由传统SOI的80V/UM，PSOI的90V/UM，增至SBPSOI的114V/UM，相比常规结构的159V，SBPSOI结构耐压高达244V。埋层承受了大约934的耐压。图341SBPSOI器件击穿时埋层阶梯电荷分布图342Y方向纵向电场和电势分布32击穿电压与器件结构参数的关系321器件电压与漂移区长度和硅窗口长度的关系SBPSOI器件的BV、硅层电压、埋层电压和衬底电压随漂移区和硅窗口长度变化的关系如图35。漂移区长度有一个优值，在达到这个优值之前，横向有效耐压长度增加，BV、VI随漂移区长度的增加而迅速提高，VSUB和S也有增加，器件发生表面击穿；随着长度的增加，击穿电压增大逐渐趋于饱和，器件发生体内纵向击穿。图351中漂移区的浓度根据RESURF进行优化，到达优值以后再增加漂移区长度对耐压基本没有影响。在漂移区长度的优值点，SBPSOI结构的击穿电压可较常规结构提高535。图352中，随着LW的增加，尽管耗尽向衬底延伸，VSUB有所增加，但BV却在减小。因为W的增加，SBPSOI结构阶梯处积累的电子密度从漏端到源端逐渐减小，根据带电荷的高斯定理，EI降低，导致VI降低，BV也随之降低。同时IN的减少，对硅层调制作用减弱，使S略有减小。图351击穿电压BV、VS、I和SUB与漂移区长度的关系图352击穿电压BV、VS、I和SUB与硅窗口长度的关系图35击穿电压BV、S、I和SUB随漂移区长度和硅窗口长度的变化趋势FIG35BREAKDOWNVOLTAGEBV、IANDSWITHTHECHANGEOFLENGTHOFTHEDRIFTREGIONANDTHESILICONWINDOWLENGTH322击穿电压与硅层厚度的关系由图36所示，随TS增加，SBPSOI的击穿电压先增加后下降，这是因为在不变的情况下，耐压随增加而增加，当5LM后，阶梯对表面电场的调制作用大大减弱，击穿电压反而下降。不同TS情况下，当取满足RESURF条件的ND时耐压最高。图36BV和优化的漂移区浓度与TS的关系FIG36BVANDOPTIMIZINGTHERELATIONSHIPBETWEENTHECONCENTRATIONOFTHEDRIFTREGIONANDTS323击穿电压与埋层厚度的关系图37中随TI增加，击穿电压也逐渐增加，因为当TI增加时，埋层阶梯积累的电子密度变大，埋层电场增强。但受到器件结构和工艺水平的限制，埋氧层不能太厚。图37BV和优化的漂移区浓度与TI的关系FIG37BVANDOPTIMIZINGTHERELATIONSHIPBETWEENTHECONCENTRATIONOFTHEDRIFTREGIONANDTI第四章部分双面阶梯埋氧SOI结构41器件结构及耐压机理耐压机理通过双面阶梯埋氧层附加电场的调制作用，使表面电场在漂移区中部产生新的峰而趋于均匀；从源到漏漂移区厚度阶梯增加，同时由于硅窗口的存在，耗尽层向衬底扩展，纵向耐压长度增加，器件的横向和纵向击穿特性同时获得改善。器件结构图41为DSBPSOI高压器件结构示意图。漂移区掺杂浓度和长度分别为ND和LD，漂移区源端和漏端厚度分别为TS和D，LBOX为埋氧层单阶梯的长度，TB和OX分别为埋氧层的阶梯高度和埋氧层厚度，衬底掺杂浓度和耗尽层厚度分别为PSU和TX，SI为源极下硅窗口长度。DSBPSOI在工艺上可以采用氧注入隔离技术或阶梯氧化再键合的技术，当然作为一种新的结构，工艺上还有待进一步探索。图41DSBPSOI结构示意图FIG41DSBPSOISCHEMATIC当漂移区较薄时，阶梯埋氧层拐角处强的电场峰对表面电场形成强烈的调制作用，在表面电场漂移区中部产生新的峰，抬高漂移区中部电场且降低源漏两端的电场峰，使表面电场趋于理想的均匀分布。漂移区厚度的阶梯分布，增加了纵向的耐压长度。源极下面的硅窗口缓解了SOI器件严重的自热效应，同时耗尽层向衬底扩展，使埋氧层中的纵向电场远高于常规SOI器件；即通过增加介质层中的电场提高了器件的纵向耐压。图421为DSBPSOI结构的等势线分布，可以看出漂移区中部等势线分布垂直且较常规SOI结构见图422的等势线分布密集，在埋氧层阶梯位置分布更加集中。由于源极下端硅窗口的引入，耗尽层向衬底扩展，衬底承担了纵向击穿电压的一部分，同时增强了埋氧层中的电场，其电场由常规SOI的60V/CM提高到110V/CM，衬底和埋氧层承担了约220V的电压，而常规结构仅为120V，使DSBPSOI结构击穿电压由常规SOI的175V提高到270V。图424中在DSBPSOI结构埋氧层上界面存在4个约为CM/1035的电场峰值，该电场强烈影响周围电场的分布。在阶梯埋氧层附加电场的调制作用下，表面电场漂移区中部出现了新的电场峰（图423，源漏电场峰降低的同时提高漂移区中部的电场，表面电场近乎达到理想的均匀分布。常规SOI结构埋氧层上界面电场最大值仅为CV/25，对表面调制作用较小，表面电场沿漂移区长度急剧下降，在漂移区中心部分达到极小值。很明显，整个漂移区的电场分布是严重非均匀的。器件的击穿电压因边界的高峰值电场而受到限制。对于非优化的单漂移区结构，因电场分布的非对称性加剧，击穿电压还会大大下降。常规SOI结构漂移区表面电势在漂移区始端上升较快，末端上升较缓，说明了表面电场分布的不均匀性。作为对比，DSBPSOI的表面电势分布近似为一条直线，说明电场分布平缓，接近理想的电场分布，从而可获得很高的击穿电压。DSBPSOI结构埋氧层下界面由于耗尽层的扩展，仍存在明显的电场峰，约为CMV/1054，而常规SOI器件几乎为零。随着衬底浓度的降低，该电场进一步增大，衬底承担的耐压也相应增大。图421DSBPSOI结构等势线分布图422常规SOI结构等势线分布图423表面电场和电势分布图424界面处横向电场分布图42器件电场和电势分布FIG42DEVICESANDELECTRICPOTENTIALDISTRIBUTION42击穿电压与器件结构参数的关系421击穿电压与漂移区掺杂浓度的关系图43给出了击穿电压随着漂移区掺杂浓度的变化，可以看出掺杂浓度都有一优化值对应最大击穿电压。图431中当漂移区浓度较小时，表面最高电场位于漏极，这时随着漂移区掺杂浓度的增加击穿电压增大，当漂移区浓度较大时，表面最高电场位于沟道边缘，这时击穿电压随着漂移区浓度的增加而降低，当漂移区掺杂浓度为优化值时，沟道边缘电场和漏极电场相等，这时器件具有最高的击穿电压。优化掺杂度随着漂移区厚度的增加而降低，这与常规SOI结构变化规律相同，即漂移区浓度和厚度的乘积要近似为一个常数。图432中，优化漂移区浓度随着衬底浓度的降低而降低，这是因为衬底浓度较低，漂移区电荷的共享效应较小，所以优化掺杂浓度较低。纵向击穿电压由漂移区、埋氧层和衬底共同决定。当衬底浓度较小时，虽然衬底耗尽层厚度较大，但埋氧层的纵向电场降低，且优化漂移区浓度减小，所以导致最高击穿电压降低。衬底掺杂浓度增加时，优化漂移区掺杂浓度增大，最高击穿电压增加，器件的比导通电阻降低，这在器件设计中是非常有利的。但衬底浓度过大时，最大击穿电压同时降低，故需要结合其他参数综合设计。图433中埋氧层厚度的作用与硅基的P型衬底相似，埋氧层厚度越大，对应于硅基衬底浓度越低，纵向击穿电压越高。反之亦然。随着埋氧层厚度的增加，优化漂移区浓度降低，这是由于埋氧层厚度的增加导致表面横向电场随外加电压增加较快，从而使达到的最大击穿电压所需的漂移区浓度越小。在器件设计中，埋氧层厚度是一个很重要的参数，很大程度上决定着器件所能达到的最大击穿电压。图431不同TS时图432不同PSUB时图433不同TBOX时图43击穿电压随漂移区掺杂浓度的变化FIG43WITHTHEBREAKDOWNVOLTAGEDRIFTREGIONDOPINGCONCENTRATION422比导通电阻、击穿电压与漂移区长度的关系图44为两种结构比导通电阻与击穿电压和LD的关系。当漂移区长度较小时，漂移区电场较高值位于表面，器件发生表面击穿；随着长度的增加，横向有效耐长度增加，击穿电压增大逐渐趋于饱和，器件发生体内纵向击穿。随着漂移区长度的增加，DSBPSOI结构的击穿电压可较常规SOI结构提高58，同时导通电阻下降10，说明DSBPSOI结构很大程度上改善了击穿电压和导通电阻的折衷关系，缓解了器件在击穿电压和导通电阻上的矛盾。图44比导通电阻与击穿电压和LD的关系FIG44THANTHERELATIONSHIPBETWEENBREAKDOWNVOLTAGEANDONRESISTANCEANDLD从以上的讨论中我们可以知道，在器件优化设计中，为了获得高的击穿电压，器件表面电场分布应尽可能均匀。当表面电场峰值小于等于临界击穿电场时，器件可以达到最大的击穿电压。在结构参数的优化中，为了获得高击穿电压和小的导通电阻，结构参数必须综合考虑，以达到设计要求，并具有很好的工艺容差，保证器件可靠地工作于安全区。第五章结论本论文以横向高压器件为研究对象，利用电场调制及电荷对局域场的屏蔽效应，系统地研究了优化设计SOI、LDMOS器件技术。以电场调制和电荷对局域电场的屏蔽效应为指导，针对SOI、LDMOS器件提出了新的优化方案。具体结论如下（1）部分单面阶梯埋氧型本文提出的新型的单面阶梯埋氧部份SOISBPSOI器件结构。埋层阶梯处引入的负电荷增强了介质电场，调制了表面电场。在2的埋氧层和05的顶层硅上获得了244V的击穿电压和114V/的埋层电场。当LW为3UM，VG15V和VD30V时，SBPSOI结构的最大温度比常规SOI降低了3476K。这充分说明，提出的新结构在提高击穿电压的同时，缓解了自热效应。所以，该结构在高压和功率集成电路中的具有应用潜力。（2）部分双面阶梯埋氧型本文提出的DSBPSOI结构具有优化表面电场分布和纵向电场分布，以及缓解自热效应的优点。阶梯埋氧层的附加电场在漂移区中部产生新的电场峰抬高了漂移区中部表面电场，同时降低源漏极电场，使其趋于均匀的理想分布。由于硅窗口的存在，耗尽层向衬底扩展，纵向耐压长度增加，埋氧层中纵向电场增大，器件的纵向击穿特性获得改善。建立了DSBPSOI的漂移区电