集成电路设计考试.doc

学院 专业 姓名 学号 座号( 密 封 线 内 不 答 题 )密封线线_ _ 深圳大学期末考试试卷开/闭卷A/B卷课程编号课程名称集成电路设计基础学分命题人(签字) 审题人(签字) 年 月 日题号一二三四五六七八九十基本题总分附加题得分评卷人2010-2011年度的集成电路设计基础课程期终考试的说明概要为了配合集成电路设计基础课程的教学和考核，考虑到本届学生在数字系统设计课程中对VHDL语言学习已进行了较好的训练，同时也进行了期中测验，本次实验部分主要安排1个大型的设计实验环节，既作为课堂设计实验内容，也作为期终考试的设计报告。序号实验名称内容提要学时每组人数类型开出要求1FPGA设计实现数字系统的电路设计与FPGA实现（1万门的规模，题目每年可不同，可多个题目选择）实际要求20小时1设计必做合计20成绩考核方法本课程的考核分为期中测验成绩、设计实验成绩以及期末上机面试成绩三大部分，其中期末考试以设计报告+上机面试。总成绩按以下公式计算：总成绩作业成绩30%设计实验报告成绩50%期末上机面试20%设计实验的试题：（三题均要在实验课中完成试验实践，期末时，选其中二题，以完整设计报告形式，于上机面试时上交）习题一、随机数发生器的原理分析与设计实现问题说明：设计一个随机数信号发生器，可产生两个随机数，由一开关（RIN）进行控制，RIN为1时随机数发生器被清除，RIN为0时，随机数发生器将产生1-6的两个随机数，可由LED数码管显示。设计实验要求1.设计出系统的逻辑电路原理图，自行分析该随机数发生器的逻辑功能2.利用图形设计或VHDL语言设计，采用相应的EDA工具，进行设计输入、功能仿真及设计实现等，最后进行数据下载和FPGA的硬件功能检验。3.写本电路的设计实验过程系统原理分析测试验证报告。习题二、四位乘法器的设计n 问题说明： n 每个学生根据自己的对于乘法运算和乘法器设计的理解，进行乘法器电路的设计，并用FPGA 实现之。仅要求能够实现四位BIT的乘法运算，其他老师不作约束要求，但要求学生根据自己的理解和兴趣，自由定义和提出自己的设计约束。 n 设计实验要求： n 1各自自行定义和设计，互相要有差异化，说明自己的定义特征和设计思想,要求设计至少一种电路去实现.n 2对于自行设计有特色和原理说明详细的实验，即使实现结果有局部错误，也可给予高分评价。n 3要求设计实验报告内容包括：设计定义说明、VHDL与电路图、功能仿真和时序仿真图、实现后的有关资源利用等REPORT文件内容摘要。习题三、简易数字锁问题说明设计的是一个保险柜的数字锁控制电路。首先最主要的问题是安全，也就是开锁的密码被破译的可能性要尽可能小；其次是操作方便，开锁的程序不过于复杂。此外还有一些特殊要求，例如可预置和更改密码，多次输入错误密码应启动报警系统，使用者在拨错号码时可将原拨号码清除重拨，段码显示等。1)初步方案先看安全性问题。普通机械密码锁保险箱采用3位十进制码，破译的可能性为千分之一，除了密码外还有一个锁孔，需钥匙投对才能开锁，钥匙投对的可能性常也在百分之一到千分之一，因此总的开锁率约为106左右。现改用全数字锁，如采用2进制码，要达到这样高的安全性能，就要采用20位码，这将是一个难以记熟的密码，操作也极麻烦，故宜采用10进制或16进制密码，但即使如此，所使用的密码的位数仍然较多（5至6位）。 其次，密码锁解锁的基本方法是“符合”，即当所有送入的密码与预置的密码相同时解锁。密码输入的方式有并行和串行。显然，并行方案需要的输入太多，相应地系统硬件多、成本高，而用串行输入方式，所用器件可以减少，而且还有另一个优点，串行输入必须用时序电路实现，对结果的判别与操作程序无关。例如，对一个3位密码而言，多拨一位，少拨一位皆属错误，这无疑大大加强了系统的可靠性，因而使用串行方法，码的位数可以减少。故设计宜采用串行数字锁并对操作过程有所规定。 既然采用串行数字输入，就得有个起始标志和结束标志。起始标志可采用复位信号，将电路恢复到起始状态。设复位信号由START键产生，然后开始受数码输入，当接受确定的几个数码（例如3个十进制数）后，应送入结束标志，由ENTER键产生。若前面输入的3个号码正确，便可开门，否则发出“嘟”一声，提示输入错误，可按START键重新输入，但连续三次输入错误，就不可输入。若使用者不慎按错号码，也可按START键重新接受密码输入。 系统接通电源即进入安锁状态。保险箱门被打开后被关上时，数字锁系统还未工作，处于待锁状态，须按一下SETUP键才能使数字锁锁上，进入安锁状态。通过以上分析，可以确定系统的简单框图、基本操作流程。接通电源段码显示安锁状态STARTY发出“嘟”一声键盘输入电子锁拨号状态正确Y开锁状态关门按“SETUP”2)详细方案 首先是输入电路。号码09、开始输入（START）、确认密码（ENTER）、安锁（SETUP）等控制信号可用按键开关实现。密码输入方法是用10个按键开关，不同的数码用不同的键。 其次是输出。数字锁的输出：一是开门信号，当拨号正确又按动ENTER键后，应发出信号，打开数字锁（若是自动装置，将启动电机，使保险箱门缓缓打开），此时可用一只绿色信号灯LO标示开门状态；二是报警，发出报警信号，可以用红色信号灯表示。以上开门信号、报警信号一旦出现，就一直保持下去，直至使用者按动SETUP键或保安人员按动内部I_SETUP键为止。 再次是预置问题。方法是在系统内安排一个存储器（EEPROM），各将存放三位十进制数，但三个数的置入，需在控制器控制下按一定程序完成，实验时可用一块已置入密码的EEPROM。开锁处理事务毕后，应将门关上，按SETUP键，使系统重新进入安锁状态。（若在报警状态，按SETUP或START应不起作用，需另用一内部I_SETUP键才能使系统进入安锁状态，此内部I_SETUP键应放置在保安人员值班室或其它使用者不能接触的地方。）实验要求1.根据以上说明，画出系统构架，决定系统方案。2.利用VHDL语言在相应的EDA工具上进行设计输入、功能仿真及设计实现，最后对所选的FPGA数据下载进行检验。3.写出设计实验报告。上机面试流程和要点：上机面试时间：2011年7月1日-7月10日，每日下午2：00晚上10：00地点：深圳大学科技楼1412室（EDA技术中心）面试教师：任课老师、实验辅导老师面试方式：1 设计检查（应试学生必须带电子版的设计作业，逐个上机检查学生设计作业，了解学生作业设计的独立性、对工具的熟悉程度和结果的正确性，初步给出设计检查分）2 上机测试（根据教学大纲要求，面对设计平台，选择性的随机提问，学生现场必须按要求实现设计实验中的某个或多个上机操作工作，根据