计算机组成原理复习材料.docx

机器语言计算机的原始指令组成的一种可供人和计算机进行交流的语言。(1)翻译：在执行用L1写得程序之前生成一个等价的L0指令序列来替换它，生成的程序全部由L0指令组成，计算机执行等效的L0程序来代替原来的L1程序。(2)解释：用L0写一个程序，将L1的程序作为输入数据，按顺序检查它的每条指令 ,然后直接执行等效的L0指令序列计算出结果（不需要先生成一个用L0语言写的新程序）。该L0程序称为解释器。虚拟机：一种以L1为机器语言的假想的计算机硬件和软件在逻辑上是等同的多层次计算机（发展过程不考）冯诺依曼计算机（第一个存储程序计算机第一代电子管计算机）五个基本部分组成: 存储器， 运算器（算术逻辑部件ALU)，控制器以及输入、输出设备。数字计算机是由处理器（运算器和控制器）、存储器和输入输出设备组成的互联系统。中央处理器CPU计算机的“大脑”。功能：通过从存储器中逐条进行取指令、分析指令和执行指令来执行计算机程序。组成：控制器，负责从主存中取指令和确定指令的类型。ALU，通过完成诸如加法、逻辑与等操作来执行指令。寄存器组（小容量、高速度存储器），用来存放操作数、中间结果和一些控制信息。 CPU中两个重要的控制寄存器： 程序计数器PC：它指向下一条将被取出执行的指令（解决程序自动连续执行）指令寄存器IR：存放当前正被执行的指令数据通路周期：从寄存器取两个操作数，送入ALU进行运算，然后再将运算结果送回寄存器的过程。数据通路周期决定了计算机的性能，数据通路周期越短，计算机运行速度就越快。指令执行: （取指译码执行 循环） 1. 从内存取下一条指令到IR 2. 将PC指向后面的一条指令 3. 判断刚取出的指令的类型 4. 如果该指令使用内存中的一个字，则判断它 在哪儿（对该内存单元进行寻址） 5. 如果需要，从内存取一个字到CPU的寄存器 6.执行指令 7. 返回到第一步开始执行下一条指令解释器：取、分析和执行另一个程序中的指令的程序。硬处理器和解释器之间存在等价性 优缺点 解释器：将目标机的指令分解成几个更小的步骤执行，使运行解释器的计算机比用硬件实现的目标机更简单、廉价（硬件被软件（解释器）取代），但速度慢 硬件实现：电路复杂、价格高；速度快。CISC ：复杂指令系统计算机 RISC：精简指令系统计算机 流水线5个子过程（取指单元、指令译码单元、取操作数单元、指令执行单元和结果写回单元） 对于有n(m)个子过程，时钟周期为Tns( )的流水线，则其等待时间为nTns(m )，处理器带宽为1000/T MIPS（ns，109秒）。 吞吐率（TP）:单位时间内流水线所完成的任务数 或输出结果的数量 加速比（SP）:采用流水线后的工作速度与等功能的非流水线工作速度之比效率（ ）:效率是指流水线的设备利用率。内存编址 （图2-9）存储器由许多存储单元组成 存储单元(或位置cell)：可存放一段（若干位）信息 地址：每个单元的编号（一一对应） 码字, n=m(数据位)+r(校验位)检查d位错，码距需d+1位；要纠d位错，码距需2d+1位程序访问的局部性原理：时间局部性，最近访问的地址将会再次被访问 空间局部性，最近被访问的地址附近的地址很 可能在将来被访问。 指令执行顺序方面，指令顺序执行比转移执行的可能性要大。工作原理 在Cache存储系统中，把Cache和主存各分成若干个块（block）。主存和Cache中块的大小相同，但块的数目不同。高速缓存中保存读取频度最高的主存储器内容。CPU需要读存储器内容时，先在高速缓存查找。如在，就使用该值（不再访存）；只有在高速缓存找不到时，才访问主存。同时把包括被访问地址在内的一（整）块数据调（装）入Cache ，以备以后使用。只要在高速缓存有足够内容，就可极大降低平均访问时间命中率：CPU所要访问的信息在cache中的比率 Nc 为cache完成存取的总次数 Nm 为主存完成存取的总次数 平均存取时间 t a tc表示cache的访问时间, tm表示主存的访问时间 。 访问效率e：e= tc/ t a;Cache中主存块的替换算法 1）FIFO（First In First Out）算法 其算法思想是将同一组中最先调入Cache中的块替换出去。这种方法实现容易，开销较小。缺点是一些频繁使用的页面也会被替换出去。而频繁调入调出又增加了开销。 2）随机替换算法 随机选取被替换的页面 3）LRU(Least Recently used)算法(最常用) 把一组中近期最少使用的块替换出去，使用时必须记录组中各块的使用情况，才能确定出近期最少使用的块。其优点是能提供最好的命中率。Cache写策略 在Cache与主存储器之间保持一致性是很重要的。 命中情况 1）写直通方式（write through） 任一从CPU发出的写信号送到Cache的同时，也送到主存，以保证主存的数据能同步地更新。它的优点是操作简单，但由于主存的速度相对较慢，降低了系统的写速度并占用了部分总线时间。 2）写回方式（write back） 数据只写到cache，而不立即写入主存，只有当此块被替换出时才写回主存，从而使写入的速度加快。实现这种方法时，每个cache块必须配置一个修改位（脏位），以反映此块是否被CPU修改过。 不命中：写分配（write allocation） ： 把发生写缺失的块调入cache。 磁记录原理 ： 写：当磁头线圈中有正负电流 通过时，磁化正下方的磁盘表面， 根据驱动电流的极性，使磁性颗 粒朝左或朝右偏转（写1或0）。 读：磁头通过磁性区域时，将被感应出正负电流，就读出了存在磁盘上的 数据位。 磁道磁盘旋转一周后写入磁盘的数据位形成的环形（围绕轴心的一系列同心圆）。 扇区每个磁道划分为固定的长度格式化、非格式化容量：非格式化容量将导区、ECC、隔离带作为数据，格式化容量少15 道密度（轴向密度），沿磁盘半径方向单位长度的磁道数。目前，每厘米磁盘500010，000个磁道（磁道宽度12微米），依赖于磁头大小和磁头轴向定位精度。 位密度（环向密度），磁道的单位长度所能记录的二进制信息的位数，5万位/cm-10万位/cm（轴向位距是环向位距的10倍）。依赖于磁表面的纯度和空气质量。 温彻斯特磁盘：为了得到高质量的磁表面和空气，将磁头、盘片、电机等驱动部件甚至连读写电路等统统制成一个不可随意拆卸的整体，以形成一种密封头盘组合体，浮动磁头，表面有润滑剂。柱面：位于同一半径的磁道的集合。磁盘的寻址： 寻道，平均寻道时间 ； 旋转延时，平均延时（转一圈时间的一半） ；数据读写时间，取决于磁颗粒的线性密度和转速 磁盘地址格式：柱面(磁道)号、磁头(盘面)号、扇区号 磁盘容量：盘面数每个盘面的磁道数每个磁道容量 数据传输率：一道容量转数/秒 或一道容量/转一圈时间（秒）磁盘访问时间：寻道旋转延迟传输时间 RAID盘（廉价磁盘的冗余阵列）：RAID的组织方式 RAID0，将由RAID模拟的单个虚拟磁盘划分成带，每带k个扇区。 0-k-1,k-2k-1 RAID0以交叉循环的方式将数据写到连续的带中。数据分块，连续的数据分散到多个磁盘上，并发读写，没有冗余，没有校验数据 存储性能最高，可靠性较差，用于非关键数据 RAID1，真正意义上的RAID。数据分块，磁盘镜像，冗余备份可靠性高，数据安全，存储成本高，用于服务器和数据库存储 RAID5， 数据分块，校验位循环均匀地分布在所有的驱动器上 存储性能、数据安全和存储成本兼顾虚拟存储器（扩大主存容量）基本概念： 虚拟存储器必须建立在主存辅存结构上，但一般的主存辅存结构并不就是虚拟存储器。它们之间的本质区别是： 虚拟存储器仿佛扩大了整个主存的容量，用户可使用远远大于主存的空间。对主存辅存结构，用户只能使用主存或操作系统分配给的那部分主存。 虚存的存储地址称为虚拟地址，或逻辑地址，其对应的存储容量称为虚存容量。对于虚存来说，访问主存要进行虚实地址变换。对于主存辅存结构，访问主存不必进行这种地址变换。 对虚存的分配由操作系统完成，而主存辅存结构，其使用由应用程序进行。 虚存所采取的映像方式和Cache主存一样，也具有全相联映象，直接映象和组相联映象三种方式。两者也多采用LRU替换算法，即最近最少使用算法。页式虚拟存储器：把虚拟存储空间和主存实空间划分成固定容量的页（Page），各虚拟页可装入主存中不同的实际页面位置。TLB（快表）：为了加快查页表的速度，许多计算机将页表分为快表和慢表。将当前最常用的页表信息存放在一个小容量的高速存储器中，称为快表。快表只是慢表的一个副本，容量小（几个字至几十个字）、速度高，采用相联方式，按内容访问。当在快表中查不到时，再从存放在主存中的慢表查找实页号。总线 每个输入输出设备有两部分组成： 控制器（包括绝大多数接口电路）和 设备本身 激光打印机打印过程：充电 曝光 显影 转印 定影 消电、清扫半色调（过渡色） ：给图像加上灰度 调制：基于传输的数据改变载波 调幅:改变载波的振幅 调频:改变载波的频率 调相:改变载波的相位波特率：波特率指数据信号对载波的调制速率 ，它用单位时间内载波调制状态改变次数来表示， 其单位为波特(Baud)。 位率：单位时间内传输的二进制代码的有效位 (bit)数。两者关系：比特率=波特率X单个调制状态对应 的二进制位数 位率=KB；K:相位的编码数 ；B:波特率 调制解调器：从计算机中以方波信号的形式逐位接收信号，然后用调幅、调频或调相方式以一位或两位一组的形式发送出去的设备。ASCII(美国信息交换编码标准） 每个ASCII码有7位，共 128 字符 0-1F控制字符，不能打印 UNICODE 由国际组织设计，可以容纳全世界所有语言 等价电路：一个能完成和原电路相同功能（所有可能的输入对应的输出完全相同）、但使用的门更少（或使用的门更简单）的电路。时钟周期：两个连续脉冲之间相应边沿的时间间隔。时钟信号 ：边沿信号，上升沿（下降沿）， 电平信号，时间间隔 锁存器（电平触发）：(1)当S=0,R=0时，根据其上一个状态Q的不同， 锁存器有两个稳定的状态。 两个输出都为0（或1）的状态是不稳定的。 (2)输入的影响:不管锁存器的上一状态是什么，将S置1，会使锁存器的状态为1（置1端），将R置1，锁存器将输出0（置0端）。 (3)S=R=1,锁存器的状态是不稳定的。触发器（边沿触发）：信号有效（asserted ）:将一个信号设置成可使某个动作发生称为信号有效。 SRAM和DRAM的比较：(1)静态RAM(SRAM):静态RAM(SRAM)内部用的是类似于D触发器的电路，它的速度快，一般访问时间是几个纳秒，而且只要不断电，存放在里面的数据能永久保存，但容量较小，广泛用在第2级高速缓存中。 (2)动态 RAM(DRAM）: 动态RAM(DRAM)用晶体管和小电容组成的存储单元构成的阵列存放数据，通过电容的充电和放电来存放0和1。由于存放在电容中的电荷会泄露，动态RAM中的每一位在几个毫秒的时间内都需刷新（重写）一次，以防止数据丢失。DRAM 存储密度很高（主存），但速度较慢（几十纳秒），而且刷新过程需要有外部电路支持，外部接口比静态要复杂。 ROM(只读存储器)非易失性内存芯片 :ROM存放的内容只能读，不能被改变或擦除（不能写）。ROM中的信息一旦写入就固定下来，而且断电后信息也不会丢失。RAM种类：PROM(可编程 ROM);EPROM(可擦除PROM);EEPROM(电擦除PROM);Flash memory（闪存） CPU芯片上的管脚可分成三类：地址、数据和控制信号。 决定CPU性能的两个关键参数是地址信号和数据信号的管脚数。如果CPU芯片有m个地址信号管脚，则最多可寻址2m个地址空间，有n个数据管脚 ，则一次读写操作可以读出或写入一个n位的字。 总线协议总线工作的原则。 主设备：能自行对总线的数据传输进行初始化的主动型设备 从设备：只能等待CPU的启动命令的被动型设备 总线接口芯片(三态门或集电极开路 (线或):总线驱动器(主设备)；总线接收器(从设备)； 总线转发器(主、 从设备)同步总线：有一条由晶振驱动的方波信号线，其方波频率一般在5-100MHz之间。总线的所有操作都将占用其中的几个完整方波。 异步总线：不存在一个起控制作用的时钟。它的总线周期可以是总线操作所需的任意长度，并不要求其上面的所有设备都保持一致。总线仲裁： 如果两个或多个设备同时想要成为总线的主设备时，为防止总线冲突，就必须采用一 些总线仲裁机制。 仲裁机制可以分为集中式和竞争式两种。 通用串行总线（USB）：USB支持4种类型的帧： 控制帧用于配置设备，对设备发出命令，并查询它们的状态。 同步帧用于那些需要以精确的时间间隔发送和接收数据的实时设备（麦克风、扬声器、电话 等). 块传送帧用于对数据没有实时要求的设备(打印机)的大批量数据传送。 由于USB并不支持中断，所以还需要中断帧。 帧由一个或多个包组成,共有4种类型的包: 令牌包从根传送到设备，用于系统控制(SOF,IN,OUT). 数据包DATA用来双向传送最多可达64字节的信息. 握手包有3种类型：ACK（前面的数据包已正确接收）、NAK（检测到CRC错）和 STALL（请稍候我现在很忙）。 特别包 指令系统层是硬件和软件之间的接口。指令系统层定义了硬件和编译器之间的接口，它是一种硬件和编译器都能理解的语言。 ISA层的另一个重要特性是大多数机器具有2个模式：内核模式和用户模式。 内存组织 所有计算机都把内存分成具有连续地址的单元 n 目前单元长度多为8位 （一个字节）n 字节通常按照4个一组（32位）或8个一组（64位）组成字，这样指令就可以按照字对内存进行管理。 n 许多体系结构要求字按照它们的自然边界对齐。 专用寄存器包括：PC,SP和其他一些有专门用途的寄存器。 通用寄存器用于保存重要的局部变量和中间计算结果，它们的主要用途是提供快速的手段来访问哪些使用频繁的数据（避免访存） 标志寄存器（PSW）：是一个可以同时在内核状态和用户状态下使用的寄存器.该寄存器保存CPU需要的各种不同的状态位，其中最重要的是条件码。 Pentium 4 有3种操作模式： n 实模式：所有8088之后增加的新特性都被关闭，这时Pentium 4 就像一台简单的8088。如果任何一个程序出错，整台计算机就会崩溃。n 虚拟8086模式：用一种受保护的方式来运行老的8088程序。这时，有一个实际OS在控制整个计算机。为了运行老的8088程序，OS会创建一个特殊的独立的8088环境。与实际的8088不同的是当程序崩溃时，计算机不会崩溃，而只是通知OS。保护模式：Pentium 4才真的是一台Pentium 4。对程序员来说，任何时刻都只能看到32个R，但UltraSPARC确实有不止32个通用R，这种著名的寄存器窗口特性是为了有效地支持过程调用而设计的（图5-5）。它的基本思想是用寄存器模拟栈，也就是说，就像一个栈有多个段一样，在UltraSPARC 中确实存在多个寄存器组。在任意时刻都只能精确地看到32个寄存器。当前窗口指针 CWP(current Window Pointer)记录当前使用的寄存器组。 8051特性： 8051的内存模式非常简单，具有一个64KB的程序地址空间和一个64KB的数据地址空间。 8051采用一种与众不同的方式来处理寄存器。寄存器有4组