（信息与通信工程专业论文）基于ulpi接口的usb+ip核设计与验证.pdf

摘要 摘要 u s b 已经成为了一种主流的接口技术，成为了计算机、通信和消费类电子等 应用领域最广泛的工业标准总线。同时，基于片上系统的可重用设计方法已经成 为了当前i c 设计的主流技术。本文介绍了一种u s b 设备i p 核的设计方法。与一 般的理论研究不同，本设计是为了向企业提供一种能够商用的可重用口核，需要 同时权衡口集成后产品的功能、性能、面积、速度、功耗以及成本，而不仅仅是 i p 核功能的实现。 本论文介绍的u s bi p 核支持u s b2 0 规范，并兼容u s b1 1 规范；支持u t m i 1 0 5 规范、1 1 1 2 11 1 规范；支持a m b aa h b 规范。该口核一侧通过u l p i 接口 或者u t m i 接口的p h y 直接与u s b2 0 主机端进行通信，另一侧则通过a h b 总 线与a r m 相连。 该u s bi p 核包括三个模块：u l p i 模块( u l p i ) 、串行接口引擎( s 匝) 模块 ( u t m l ) 和a h b 总线接口模块( a h b ) 。u l p i 模块实现了u t m l 接口转u l p i 接口。串行接口引擎模块为u s b2 0 数据链路层协议处理模块。a h b 模块负责s o c 设计时对外提供a h b 总线接口功能。 本论文中u s bi p 核的设计完全遵从可重用l p 核的设计流程和方法。该i p 核 具有可配置性，以满足不同设计的需要：对外的所有接口( u l p i 、u t m i 、a h b ) 都是业界标准接口；遵守设计规则，代码具有良好的可读性、可修改性和可重用 性：交付的数据、资料完整。该u s bi p 核足够强壮，非常容易集成到整个芯片的 设计中。 该u s bi p 核的验证中尽量采用了主流的验证技术和方法，包括代码静态检查、 基于传统验证方法的模块级功能验证、基于v i p 的系统级功能验证、形式验证、 静态时序分析和基于f p g a 的原型验证等，验证结果表明u s bi p 核功能和时序是 完全符合设计规范的。这些验证技术和方法的使用也严格遵守可重用设计方法学， 使验证环境鲁棒性良好。 本论文中，u s bi p 核完整的设计文档、规范的编码、详细的注释、完备的验 证环境和方法以及强壮的脚本都符合可重用设计方法学的要求。该u s bi p 核严格 摘要 符合合作单位口核的最高级验收标准，成功入库。 关键词：知识产权，通用串行总线，u s b2 0 收发器宏单元接口，u t m i + 低引脚 接口，验证知识产权 l l a b s t r a ( 了 a b s 嗽c t u s b ( u n i v e r s a ls e d a lb u s ) h a sb e c o m ea1 6 n do fm a i n s t r e a mi n t e r f a c et e c h n o l o g y a n dt h ei n d u s t r y s t a n d a r db u su s e dt h em o s tw i d e l yi nt h ef e l d o fc o m p u t e r , c o m m u n i c a t i o na n dc o n s u m e re l e c t r o n i c s m e a n w h i l e ，s o c b a s e dr o u s em e t h o d o l o g y m a n u a lh a sb e e nt h em a i n s t r e a mt e c h n o l o g yi ni cd e s i g nf i e l d t h et h e s i si n t r o d u c e sa d e s i g nm e t h o do fu s bd e v i c ei pc o r e w h a tt h et h e s i sd i f f e r sf r o mo t h e rg e n e r a lt h e o r y r e s e a r c hi st h a ti t sd e s i g na i m sa td e v e l o p i n gac o m m e r c i a lr e u s a b l ei pc o r ec o n s i d e r i n g t h et r a d e o f fa m o n gt h ek e yc h a r a c t e r i s t i c si n c l u d i n gt h ec h i p sf u n c t i o n ，p e r f o r m a n c e ， a r e a , s p e e d ，p o w e ra n dc o s ta f t e ri n t e g r a t i o no t h e rt h a ni u s tt h ei m p l e m e n t a t i o no ft h ei p c o r ef u n c t i o n i nt h et h e s i s ，t h eu s bi pc o r ec o m p l i e sw i t hu s b2 0s p e c i f i c a t i o n ，c o m p a t i b l e u s b1 1s p e c i f i c a t i o n ；s u p p o r t su t m i ( u s b2 0t r a n s c e i v e rm a c r o c e l li n t e r f a c e ) 1 0 5 s p e c i f i c a t i o na n du l p i ( u t m i + l o wp i ni n t e r f a c e ) 1 1s p e c i f i c a t i o na n ds u p p o r t s a m b a ( a d v a n c e d m i c r o c o n t r o l l e rb u s a r c h i t e c t u r e )a h b ( a d v a n c e d h i 功p e r f o r m a n c eb u s ) s p e c i f i c a t i o n t h ei pc o r ec o m m u n i c a t e sd i r e c t l yw i t hu s b2 0 h o s tt h r o u 2 l lp h yw i t hu l p li n t e r f a c e so ru t m ii n t e r f a c e sa n dc o n n e c t sw i t ha r m t h r o u g ha h b b u s t h eu s bi pc o r ei nt h et h e s i si n c l u d e st h r e em o d u l e s ：u l p i ，s i e ( s e r i a li n t e r f a c e e n g i n e ) a n da h bm o d u l e s u l p im o d u l ei saw r a p p e rf r o mu t m it ou l p i s 1 e m o d u l ed e a l sw i t ht h eu s b2 0l i n kl a y e rp r o t o c 0 1 a h bm o d u l ei st op r o v i d ea h bb u s w i t hs o c d e s i g n i nt h et h e s i s ，t h ei pc o r ec o m p l e t e l yc o m p l i e sw i t ht h ed e s i g nf l o wo fr e u s e m e t h o d o l o g ym a n u a l t h ei pc o r ec a nb ec o n f i g u r a b l et om e e tt h er e q u i r e m e n t so fm a n y d i f f e r e n td e s i g n s ；a d o p t si n d u s t r y s t a n d a r di n t e r f a c e s ( s u c ha su l p i ，u t m l ，叠a - i b ) c o m p l i e st 0d e f e n s i v ed e s i g np r a c t i c e s ，w h o s ec o d ei sr e a d a b l e ，m o d i f i a b l e ，a n d r e u s a b l e ；h a sc o m p l e t es e to fd e l i v e r a b l e s t h eu s b i pc o l ei sar o b u s td e s i g n e a s yt o b ei n t e g r a t e dt oaw h o l ec h i pd e s i g n t h eu s bi pc o r ei nt h et h e s i sa d o p t st h em a i n s t r e a mv e r i f i c a t i o nt e c h n o l o g i e sa n d m e t h o d s ，i n c l u d i n g c o d el i n t c h e c k i n g c o d er e v i e w , m o d u l e l e v e lf u n c t i o n a l v e r i f i c a t i o nb a s e do nt r a d i t i o n a lv e r i f i c a t i o nm e t h o d s y s t e m 1 e v e if u n c t i o nv e r i f i c a t i o n b a s e do nv i p ( v e r i f i c a t i o nh a t e l l e c t u a lp r o p e r t y ) f o r m a lv e r i f i c a t i o n s t a t i ct i m i n g a n a l y s i sa n df p g a b a s e dp r o t o t y p ev e r i f i c a t i o n t h o s ev e r i f i c a t i o nt e c h n o l o g i e sa n d m e t h o d sc o m p l yw i t hr e u s em e t h o d o l o g ym a n u a la n dd e v e l o par o b u s tu s bi pc o r e v e i l f i c a t i o ne n v i r o n m e n t i nt h et h e s i s ，t h eu s bi pc o r ew h i c hh a sg o o dd o c u m e n t a t i o n ，9 0 0 dc o d e ，t h o r o u g h c o m m e n t i n g ，w e l l - d e s i g n e dv e r i f i c a t i o ne n v i r o n m e n t sa n ds u i t e sa n dr o b u s ts c r i p t s c o m p l i e sw i t ht h er e q u i r e m e n to fr e u s em e t h o d o l o g ym a n u a l t h eu s bi pc o r e c o m p l i e sw i t ht h ed e l i v e r a b l es t a n d a r do fr e u s a b l ei fc o l r e ，a n dh a sb e e nd e l i v e r e d s u c c e s s f u l l y n 1 k e y w o r d s ：i p , u s b ，u t m i ，u l p i ，v i p i v 图目录 图目录 图2 - 1u s b 总线电缆结构图。5 图2 2u s b 总线拓扑。6 图2 3u s b 内部层次图7 图2 - 4u s b 通信流图8 图2 5 使用u t m i 接口的u s b2 0 外设a s i c 设计功能框图1 0 图2 - 6 用包( w r a p p e r ) 创建u l p i 系统1 1 图2 7 基于a m b a 总线的典型系统1 3 图2 8a h b 总线结构1 3 图3 - 1i p 核设计流程1 7 图4 1u s bi p 应用环境2 3 图4 2u s bi p 核内部总体结构模块分布图2 4 图4 - 3u s bi p 核主要数据传输通路2 9 图5 - 1u s b 数据包发送时序( n o p i d ) 3 1 图5 2u s b 数据包发送时序( p i d ) 3 1 图5 3u s b 数据包发送出错处理的时序3 2 图5 4u s bu l p it x 状态机状态转移图3 2 图5 5u s bu l p it x 主状态机电路3 4 图5 - 6u s bu l p it x 控制电路( t x r e a d y 部分) 3 4 图5 7u s bu l p it x 控制电路( s t p 部分) 。3 4 图5 8u s b 数据包接收时序( p r e d i r 为低电平) 3 5 图5 - 9u s b 数据包接收时序( p r e d i r 为高电平) 。3 5 图5 1 0u s b 数据包接收出错处理的时序3 6 图5 1 1u s bu l p ir x 状态机状态转移图3 6 图5 1 2u s bu l p ir x 主状态机电路3 7 图5 1 3u s bu l p ir x 控制电路( r x a c t i v e 部分) 3 8 图5 1 4u s bu l p ir x 控制电路( r x v a l i d 部分) 3 8 图5 1 5u s b控制电路 部分)_ulp!rx(rxcrror 3 8 图5 1 6u s b _ o l p ir x 控制电路( d a t a o u t 部分) 3 8 i x 图目录 图5 1 7u s b 寄存器写时序。3 9 图5 1 8u s b 寄存器写过程在发送t xc m d 时被数据包接收中断处理的时序4 0 图5 1 9u s b 寄存器写过程在发送数据包时被数据包接收中断处理的时序4 0 图5 2 0u s b 寄存器写过程后紧跟数据包发送过程处理的时序4 1 图5 2 1u s bu l p ir e g w r 状态转移图4 1 图5 2 2u s bu l p ir e g w r 主状态机电路。4 2 图5 2 3u s b 高速检测握手( c h i r p ) 过程时序4 3 图5 2 4u s bu l p ic h l r p k 状态转移图4 4 图5 2 5u s bu l p ic h i r p k 主状态机电路4 5 图5 2 6u l p i 进入低功耗模式过程时序4 6 图5 2 7u l p i 退出低功耗模式过程时序( 当链接提供时钟) 4 6 图5 2 8u s b 高速挂起恢复过程4 7 图5 2 9u s b 高速远程唤醒过程4 8 图5 3 0u s bu l p is u s r e s 状态转移图4 8 图5 3 1u s bu l p is u s r e s 主状态机电路4 9 图5 3 2 单向、双向数据总线转换示意图5 0 图6 1u s bi p 核综合面积结果报告( a s i c ) 5 1 图6 2u s bi p 核综合网表5 2 图7 - 1v e r i l o g 源代码部分l i n t 结果5 5 图7 2u l p i 接口模块功能验证部分波形。5 7 图7 3v m t 指令流5 9 图7 4u l p i 端u s bh o s tv m t 模型连接示意图6 0 图7 5u s bi p 核层次化验证环境架构6 0 图7 - 6u s bi p 混合传输波形片段6 7 图7 7u s bi pf p g a 原型验证环境7 0 x 表目录 表目录 表2 - 1u l p i 工作模式小结。1 2 表3 - 1c m o s 集成电路中的主要耗电类型2 1 表3 2 不同设计层次的低功耗技术。2 1 表5 1u s bu l p it x 状态机状态转移表3 3 表5 2u s bu l p ir x 状态机状态转移表3 6 表5 3u s bu l p ir e g w r 状态转移表4 1 表5 4u s bu l p ic h i r p k 4 4 表5 5u s bu l p is u s r e s 状态转移表4 8 表7 1u s bi p 核主要底层模块行覆盖率与条件覆盖率。6 8 表7 2u s bi p 核静态时序分析报告结果统计6 9 x l 缩略词表 缩略词表 英文缩写英文全称 i p s o c u s b u t m i u l p l a l 蝴 a m b a a h b p v i p v m t i n t e l l e c t u a lp r o p e r t y s y s t e m o ba c h i p u n i v e r s a ls e r i a lb l l s 中文注释 知识产权 片上系统 通用串行总线 u s b2 o1 鼍黑v e m a 锄 u s b2 0 收发器宏单元接口 j l l t e n a c e 。 u t m i + l o wp i ni n t e r f a c e u t m i + 低引脚接口 a d v a n c e dr i s cm a c h i n e s 著名r i s c 设计企业。本文档也 把其r i s cm c u 统称为a r m 。 a d v 孤c e 曩! ! c t o c o n t r o l l e r b 惦 高级微控制器总线架构 a r c h i t c c t u r e一一一 a d v a n c e dh i g h p e r f o r m a n c eb u s 高级高性能总线 i m p l e m e n t a t i o ni n t e l l e c t u a lp r o p e r t y 实现知识产权 v e r i f i c a t i o ni n t e l l e c t u a lp r o p e r t y 验证知识产权 v e r am o d e l i n gt e c h n o l o g y v c r a 建模技术 x 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名：墨：! 亟公日期：2 n 5 年r 月2 弓日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：盔醢导师签名：耸 日期：醐年f 月2 1 日 第一章绪论 第一章绪论 本章主要介绍了u s bi p 核背景与市场现状，u l p i 接口规范的发展与应用前 景，设计目标与本人工作以及本论文的安排。 i iu s bi p 核背景与市场现状 u s b ( u n i v e r s a ls e r i a lb u s ，通用串行总线) 是一种应用在计算机领域的新型 工业标准接口，是计算机外设连接技术的重大变革，其目的是用u s b 接口来取代 p c 现有的各种外围接口，使外围设备的连接具有单一化、即插即用、热插拔等特 点【l j 。随着u s b 成为主流的工业标准接e l ，为了增强p h y 与s i e 的可重用性和降 低高速u s b2 0 逻辑设计难度，i n t e l 公司制定了u t m i 接口规范。但是，u t m i 引脚数较多的事实也在一定程度上限制了u s b 的开发和应用，于是u l p i 行业的 领导厂商领导制定了u l p i ( u t m i + 低引脚接口) 接口规范。 同时，为了提高设计和验证效率，缩短投放市场的时间，基于可重用p 核的 s o c 设计技术成为了当前系统设计的主流技术。而可重用设计技术要求采用工业 标准总线接e l ，从而产生了片上总线( o nc h i pb u s ，o c b ) 技术。目前已经有五 种总线标准较有影响力：a r m 公司的a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u s a r c h i t e c t u r e ) 、i b m 公司的c o r c c o n n e c t 、s i l i c o r e 公司的w i s h b o l i e 、a l t e r a 公司 的a v a l o n 和v s i a ( v i r t u a ls o c k e ti n t e r f a c ea l l i a n c e ，虚拟插件接口联盟) 的v c i ( v i r t u a lc o m p o n e n ti n t e r f a c e ，虚拟元件接e 1 ) 。其中，a m b a 总线的应用最为广 泛，本口核也选用了a m b a 协议中的a h b 作为片上总线。 1 2u l p i 接口规范的发展及应用前景 u l p i 接口规范是首个用于高速通用串行总线( u s b ) 和便携式u s b ( u s b o n t h e g o ，o t g ) 收发器芯片的行业规范。专用集成电路( a s i c ) 、系统级芯 片( s o c ) 及现场可编程门阵列( f p g a ) 设计人员可通过该规范开发符合业界标 准的接口，将现成的高速u s b 收发器整合到他们的设计中。这样就节省了设计开 发时间，简化了验证和产品测试过程，还能保证嵌入式u s b 核心逻辑器件与高速 电子科技大学硕士学位论文 u s b 收发器的互联互通。 u l p i 规范最早于2 0 0 3 年1 1 月发布，其工作组的成员均为u s b 行业的领导厂 商，包括c o n e x a n t 、m e n t o rg r a p h i c s 、p h i l i p s 、s m s c 和t r a n s d i m e n s i o n 。截止2 0 0 5 年底，u l p i 规范已在全球8 5 个国家广泛采用。u l p i 规范于2 0 0 5 年8 月正式对 外公开发布，不需要支付特许使用费就可在w w w u l p i o r g 网站下载。随着该规范 的对外公开发行，工程师现在就可自由浏览或下载u l p i 规范，而不会受到任何限 制。将来，在a s i c 、s o c 或f p g a 上开发u l p i 接口的公司可以选择签署采用者 协议或者免费获得u l p i 许可，这极大地扩展了它的采用范围。 最早在2 0 0 4 年，领先的嵌入式u s b 解决方案提供商t r a n s d i m e n s i o n 公司和 著名的半导体公司s m s c 就成功合作通过了行业内首个采用u l p i 技术的控制器 收发器高速u s b 解决方案的规格测试。t r a n s d i m e n s i o n 公司推出的u l p i 接口模 块一高速u s b 控制器i p 和s m s c 公司的u s b 3 3 0 0u l p i 单机物理层收发器( p h y ) ， 均是业界最先通过u s b i fu l p i 接口规格测试的产品。之后，s m s c 公司陆续推 出了u s b 3 3 1 xu l p i 收发器系列，包括u s b 3 3 1 1 、u s b 3 3 1 5 、u s b 3 3 1 6 、u s b 3 3 1 7 、 u s b 3 3 1 8 和u s b 3 3 1 9 。u s b 3 3 1 x 收发器系列产品通过提供封装尺寸小至3 3 m m 的解决方案，比以前的解决方案节省了占板空间，非常适合那些电路板空间和功 耗非常关键的便携式应用。 同时，n x p 公司也陆续推出了u l p i 高速u s b 收发器系列，包括i s p l 5 0 4 x l 、 i s p l 5 0 8 、i s p l 7 0 2 和i s p l 7 0 3 ，这些产品是市场上体积最小的u s b 收发器，可满 足今天超薄手机设计及其它时尚便携设备的特殊需求。 此外，还有c y p r e s s 公司的c y 7 c 6 8 0 0 3 等u l p i 高速u s b 收发器。 由于采用u l p i 接口的u s b 收发器芯片非常多，因此采用u l p i 接口的u s b 设备芯片就具有广阔的市场前景。本论文就是由此出发，为国内某知名半导体设 计公司提供采用u l p i 接口的u s b 设备口核。 1 3 设计目标与本人工作 本论文是课题组与企业的横向合作项目，开发基于a r m 核的u s b 设备可重 用口核，本论文属于该课题的一部分。 本研究工作中的u s bi p 核主要实现以下功能： 2 第一章绪论 1 与高速u s b2 0 规范兼容，并可使设备能向下兼容u s b l 1 产品； 2 与u s b2 0u t m i ( t r a n s c e i v e rm a c r o c c l li n t e r f a c e ) 和u l p i 接口规范兼容； 3 适应u s b2 0p h y 操作； 4 芯片内部的u s b 传输支持1 2 m b s 、4 8 0 m b s 模式： 5 灵活的端设备配置； 6 支持a m b ar e v2 0 中规定的a h b 总线协议； 7 内置d m a 控制器； 8 减少c p u 利用率，采用多d m a 传输技术； 9 实现高速全速自动转换的业务优盘。 本人在项目中承担的工作： 1 参与规划和制定u s bi p 核开发计划，包括交付、进度安排、资源计划、 编码和设计指南中的例外、提供的环境、支持计划、文档计划、l i c e n s i n g ( 授权) 计划和发布计划； 2 负责u s bi p 核版本控制系统的建立、管理与维护； 3 参与定义u s bi p 核关键特征，即u s bi p 核的需求定义； 4 参与规划和制定u s bi p 核设计规范，包括管脚定义、参数定义、寄存器 定义以及性能和物理实现的需要； 5 负责规划和制定u l p i 端接口模块技术规范( 包括模块划分、管脚定义和 参数定义等) 、r t l 编码和功能验证： 6 负责开发u s bi p 核综合脚本和综合； 7 参与制定u s bi p 核验证计划； 8 参与代码静态检查，包括l i n tv e r i l o g 源代码和代码检视； 9 参与验证环境结构的搭建，负责u s b 端基于u s bo n t h e g ov i p 的系统 级功能验证； 1 0 负责网表形式验证和静态时序分析； 1 1 协助基于f p g a 的原型验证和业务测试。 3 电子科技大学硕士学位论文 1 4 本论文的安排 本论文分为八个部分。第一章介绍本u s bi p 所处s o c 行业背景与研发价值， 并简单介绍作者在项目中的工作；第二章介绍本口涉及到的u s b 总线协议、u t m i 和u l p i 接口规范以及a h b 总线协议；第三章总结了s o c 的设计、验证方法学的 发展现状，并对可重用口核设计技术和低功耗设计技术这两个重要问题作了较为 深入的讨论；第四章介绍了u s bi p 核的产品规格、工作环境、系统结构、模块划 分、软硬件体系结构和数据传输方式；第五章至第七章是本文重点。第五章详细 讨论了u l p i 接口模块的r t l 设计与实现；第六章讨论了u s bi p 核逻辑综合的情 况；第七章讨论了u s bi p 核的验证，包括代码静态检查、基于传统验证方法的 u l p i 模块级验证、基于v i p 的系统级验证、形式验证、静态时序分析和基于f p g a 的原型验证以及设计中的版本控制系统；第八章为结论与展望。 4 第二章u s b 、t l t m i 、u l p i 和a h b 协议介绍 第二章u s b 、u t m i 、u l p i 和a h b 协议介绍 本章主要对本m 核涉及到的u s b 总线协议、u t m i 和u l p i 接口规范以及a h b 总线协议做了简要的介绍。 2 1u s b 协议 本节简要介绍了u s b 协议，包括电气特性、系统结构和数据流模型。 2 1 1u s b 简介 u s b ( u n i v e r s a ls e r i a lb u s ，通用串行总线) 是一种应用在计算机领域的新型 工业标准接口，是计算机外设连接技术的重大变革，其目的是用u s b 接口来取代 p c 现有的各种外围接1 3 ，使外围设备的连接具有单一化、即插即用、热插拔等特 点。 2 1 2u s b 的电气特性 如图2 - 1 所示，u s b 总线电缆由四根导线组成：v b u s 、g n d 、d + 和d ，其中， v b u s 是电源线，g n d 是底线，d + 和d 是差分数据线对f 2 】。 v b i j s d + d g n d v b u s d + d g n d 图2 - 1u s b 总线电缆结构图 u s b 支持热插拔，需要有机制检测u s b 设备的插入和拔出。当主机检测到信 号线上电平升高到一定电平后可判断设备已经连接。当主机检测到信号线上电平 都降低到一定电平后可判断设备的移除。u s b 总线的差分信号线以总线的差分状 态表示“1 或者“0 ”。采用差分方式可以降低干扰，提高总线速度【。 由于u s b2 0 需要和u s b l 1 互相兼容，并且u s b 总线要求在总线空闲的时 候挂起总线以便于省电，因此u s b 总线定义了总线复位、挂起和恢复协议。用于 5 电子科技大学硕士学位论文 主机和设备相互确定双方的运行模式以及如何挂起设备和如何使挂起设备恢复到 正常状态1 2 】【3 】。 2 1 3u s b 的系统结构 本节从拓扑结构、内部层次和通信流等方面简要介绍了u s b 系统的结构。 2 1 3 1u s b 总线拓扑 如图2 - 1 所示，u s b 采用层次星型的金字塔式总线拓扑结构【1 1 ，包括以下三个 部分：唯一的u s b 主机( h o s t ) 、u s b 集线器( h u b ) 和u s b 功能设备( f u n c ) 。 图2 - 2 u s b 总线拓扑 2 1 3 2 总线的内部层次 从终端用户看来，u s b 系统就是u s b 设备到主机的简单连接，但从开发人员 看来，这种连接可以分为三个逻辑层次：功能层、u s b 设备层和u s b 总线接口层， 且每一层都由主机和u s b 设备的不同功能模块组成。u s b 的分层结构【1 j 如图2 3 所示，其中实线表示实际的通信流，虚线表示逻辑通信流。 在实际的应用系统中，不同层次的实现者对u s b 有不同要求。u s b 系统的分 层概念简化了u s b 通信机制，使不同层次的实现者只需要关心相关层次的特性功 能细节，而不必掌握从硬件结构到软件系统的所有细节。一个u s b 设备对于u s b 系统来讲就是一系列端点的集合，多个端点集合组成了接口，多个接口组成了最 上层的配置。系统软件通过u s b 设备的端点0 对系统进行设置，而在最底层，主 机和设备通过u s b 总线电缆进行数据交换。 6 第二章u s b 、u t m i 、u l p i 和a h b 协议介绍 主机互连s b _ i 殳备 图2 3 u s b 内部层次图 2 1 3 3u s b 系统的通信流 图2 4 说明了数据在主机侧内存缓冲和设备端点之间通过管道传输的通信方 式l l 】。主机上的软件通过系列的通信流与逻辑设备的端点进行通信。 每个通信流都在设备上的某个端点结束。不同设备的不同端点用于区分不同 的通信流。一个端点是一个可唯一识别的u s b 设备的一部分，是主机与设备间通 信流的一个结束点。一系列相互独立的端点在一起构成了u s b 逻辑设备。每个逻 辑设备有一个唯一的地址，这个地址是在设备连上主机时，由主机分配的，而设 备中的每个端点在设备内部有唯一的端点号，端点号由设备设计者设定。设备地 址+ 端点地址就可以选中某个u s b 设备中的一个端点。一个u s b 设备最多可支持 1 6 个端点。端点0 是固定的控制传输，每个u s b 设备都必须具备；其余的端点的 数目、端点号、传输方式、传输方向都是由设备设计者根据需要来进行设定。 u s b 通信流是为主机软件和它的u s b 应用设备间的通信服务的，对客户与应 用间不同的交互，对通信流有不同的要求。u s b 允许各种不同的通信流相互独立 地进入一个u s b 设备，每种通信流都采取了某种总线访问方法来完成主机上的软 件与设备之间的通信。 7 电子科技大学硕士学位论文 2 1 4u s b 的数据流模型 图2 - 4 u s b 通信流图 不同的u s b 设备对数据传输提出了不同的要求，如传输数据量的大小、传输 速率的高低、需同步传输或突发传输等。根据这些要求，u s b 定义了4 种传输类 型：控制传输、块传输、中断传输和同步传输，这几种传输类型在数据格式、总 线访问的限制、延时的限制、出错处理等方面都有不同的特征。 u s b 事务处理是主机和u s b 设备间数据传输的基本单元，由一系列具有特定 格式的信息包组成。一次完整的事务处理分为3 个阶段：令牌阶段、数据阶段和 握手阶段。但并不是所有的事务处理都必须具有这三个阶段。每个阶段一般由3 个u s b 协议包组成：令牌包、数据包、握手包。但也不是每个阶段都会有完整的 3 个包组成。 2 1 4 1 控制传输 控制传输适用于传输少量的、且对传输时间和传输速率均无要求、但必须保 证传输的数据。控制传输主要用于发送和接收与u s b 设备的配置信息有关的数据， 如设备地址、配置描述符等。u s b 还采用差错控制和重试机制来保证控制传输的 正确性。 2 1 4 2 同步传输 同步传输适用于传输大量的、速率恒定的、且对服务周期有要求的数据。同 步传输特别适用于音频和视频类设备。同步传输只能用于高速或全速u s b 设备， 8 第二章u s b 、u t m i 、u l p i 和a h b 协议介绍 只有令牌和数据阶段，没有握手阶段，这和同步传输要求连续的通信特点是相联 系的。 2 1 4 3 块传输 块传输适用于传输大量的、且对传输时间和传输速率均无要求的数据。通常 用于对时间没有严格要求的大规模数据传输，如打印机、扫描仪、优盘、移动硬 盘、刻录机、数码相机等外设。u s b 还采用差错控制和重试机制来确保块传输的 正确性。 2 1 4 4 中断传输 中断传输适用于传输少量或重量的、且对服务周期有要求的数据。中断传输 通常用于鼠标、键盘类设备。u s b 还采用差错控制和重试机制来确保中断传输的 正确性。 2 2u t m i 接口规范 随着u s b 成为主流的工业标准接口，为了增强p h y 与s i e 的可重用性和降 低高速u s b2 0 逻辑设计难度，u t m i 接口规范变应运而生了。 2 2 1u t m i 接口的必要性 u s b2 0 规范的高速传输速率是4 8 0 m b s ，这对于仅仅依靠硬件描述语言使用 可综合方法设计是达不到的。一个全定制方式的并串串并转换单元，需要工作 在6 0 m h z 或3 0 m h z ，完成4 8 0 m b s 串行接口道8 位或1 6 位并行接口之间的转换。 通常，这种并串转换接口( 即p h y ) 来自于u s b 核设计者以外的第三方商家。 可重用的设计方法学促进了i n t e l 公司于2 0 0 0 年制定了u t m i ( u s b2 0 t r a n s c e i v e r m a c r o c e ui n t e r f a c e ) 接口规范，同时，u t m i 接口规范也加速了可重用的u s b2 0 外围设备的开发。u t m i 接口已经成为了u s b2 0 规范p h y 与s i e 之间的标准接 口，允许多种不同的p h y 和s i e 之间进行互操作，而不需要附加其它接口。 在u t m i 规范中，定义了u t m i 的接口定义和u t m 单元应该完成的功能，如 数据的解串和串行化，时钟恢复，比特填充等。使得u s b 设备接口的开发者只需 要面对6 0 m h z 的8 位数据或3 0 m m h z 的1 6 位数据，并且可以通过u t m i 接口中 的一些状态控制信号来获得总线状态和控制u t m 的工作方式，来满足u s b 协议 9 电子科技大学硕士学位论文 的要求，从而大大简化了u s b2 0 数字逻辑的设计难度。图2 5 所示为使用u t m i 的u s b2 0 外设a s i c 设计的功能框副2 1 。 图2 - 5 使用u t m i 接口的u s b 2 0 外设a s i c 设计功能框图 2 2 2u t m i 接口功能 u t m i 用于消除u s b 开发者高速u s b2 0 逻辑设计的困难，负责处理u s b 总 线的底层协议和信号，完成了u s b 协议电气上的很多基本的处理。u t m i 的关键 特性主要有f 3 l ：向逻辑电路提供标准的u t m i 接1 3 ；支持4 8 0 m b s ( 高速) 1 2 m b s ( 全速) 模式、仅有1 2 m b p s ( 全速) 模式、仅有1 5 m b p s ( 低速) 模式；数据的 并串串并转换；比特填充和比特解填充；比特填充错误的检测；s y n