（微电子学与固体电子学专业论文）fpga+ip核的设计.pdf

摘要 f p g a能够减少电子系统的开发风险和开发成本， 缩短上市时间，降低维护 升级成本， 广泛地应用在电子系统中。随着集成电路向 着片上系统 ( s o c )的发 展，需要设计出f p g a i p 核用于s o c芯片的设计。 本论文的工作围绕f p g a i p 核的设计进行， 在f p g a结构设计优化和f p g a i p接口方案设计两方面进行了研究。设计改进了适用于数据通路的f p g a新结 构一 f d p 。设计改进了可编程逻辑单元 ( l c ) ; 对可编程连线作为 “ 2 层2 类” 的层次结构进行组织， 进行了改进并确定了各种连线的通道宽度; 结合对迷宫布 线算法的分析以 及b e n c h m a r k电 路实验的方法， 提出了用于分段式网格连线的开 关盒和连接盒新结构，提高连线的面积利用效率。 在f p g a i p 核的接口 方案上， 基于边界扫描测试电路提出了f p g a i p核的测试方案;结合扩展边界扫描测试 电路得到的编程功和自 动下载电路，为 f p g a i p核提供了具有两种不同编程方 法的编程接口。 采用s m i c 0 .3 5 u m 3 层金属c mo s 工艺，实现了 一个1 0 万系统门 规模的 f d p结构，并和编程、测试接口一起进行版图设计，试制了 f d p i 0 0 k芯片。 f d p 1 0 0 k中包括了3 2 x3 2 个l c , 1 2 8 个可编程i o单元。 在f d p 1 0 0 k 的芯片测 试中， 对编程寄存器、 各种可编程资源进行测试， 并完成电路实现、 性能参数测 试以及 lp 核接口的测试，结果表明f p g a i p核的整体功能正确。 ab s t r a c t f p g a c a n r e d u c e t h e n r e ( n o n - r e c u r r i n g e n g i n e e r i n g ) c o s t , d e s i g n r i s k , t i m e - t o - ma r k e t a n d m a in t e n a n c e c o s t o f e l e c t r o n i c s y s t e m. s o i t s w i d e l y u s e d in e l e c t r o n i c s y s t e m s . wi t h t h e d e v e l o p m e n t o f i c i n t o s o c , f p g a i p c o r e i s n e e d e d f o r s o c d e s i g n . t h i s th e s i s w o r k s o n t h e d e s i g n o f f p g a i p c o r e . i t f o c u s e s o n t w o p a r t s o f r e s e a r c h : d e s i g n a n d o p t i m i z a t i o n o f a n o v e l f p g a a r c h i t e c t u r e ; i n t e r f a c e o f f p g a i p c o r e . t h e w o r k o n f p g a a r c h i t e c t u r e i m p r o v e s t h e f p g a d e s i g n e d f o r d a t a - p a t h a p p l i c a t i o n一f d p ( f p g a f o r d a t a - p a t h ) . t h e a r c h i t e c t u r e o f l c ( p r o g r a m m a b l e l o g i c c e l l ) i s i m p r o v e d . t h e p r o g r a m m a b l e in t e r c o n n e c t i o n i s o r g a n i z e d a s a 2 - l e v e l 2 - t y p e s t r u c t u r e ; a n d t h e c h a n n e l w i d t h s o f d i f f e r e n t t y p e s o f i n t e r c o n n e c t i o n a r e d e t e r m i n e d . b as e d o n t h e a n a l y s i s o f ma z e r o u t i n g a l g o r i t h m s a n d b e n c h m a r k e x p e r i m e n t m e t h o d , n e w s t r u c t u r e s o f s w i t c h b o x a n d c o n n e c t i o n b o x a r e p ro p o s e d t o i n c r e a s e t h e a r e a e f f i c i e n c y o f s e g m e n t e d m e s h - l ik e i n t e r c o n n e c t i o n . t h e w o r k o n f p g a i p c o r e i n t e r f a c e d e s i g n s t e s t i n g i n t e r f a c e a n d p r o g r a m m i n g i n t e r f a c e f o r f p g a i p c o r e . t h e t e s t i n g i n t e r f a c e i s b a s e d o n b o u n d a r y - s c a n c i r c u it . t h e p r o g r a m m i n g i n t e r f a c e p r o v i d e s t w o d i f f e r e n t w a y o f p r o g r a m m i n g t h e f p g a i p c o r e : t h e p r o g r a m m i n g f u n c t i o n o f b o u n d a r y - s c a n c i r c u i t a n d t h e a u t o m a t i c p r o g r a m m in g c i r c u i t . a 1 0 0 , 0 0 0 - s y s t e m - g a t e f d p a r c h i t e c t u r e i s d e s i g n e d w i t h s mi c 0 . 3 5 u m 3 - m e t a l - l a y e r c mo s p r o c e s s . i t s l a y o u t d e s i g n i s c o m p l e t e d w i t h p r o g r a m m i n g a n d t e s t i n g i n t e r f a c e a n d t h e f a b r i c a t e d c h i p i s n a m e d f d p 1 0 0 k . t h e f d p 1 0 0 k c h i p i n c l u d e s 3 2 x 3 2 l c s a n d 1 2 8 p r o g r a m m a b l e i o c e l l s . i n t h e c h i p t e s t i n g , th e p r o g r a m m i n g r e g i s t e r s a n d v a r i e t i e s o f p r o g r a m m a b l e r e s o u r c e s i n f d p 1 0 0 k a r e v e r i f i e d ; c i r c u i t i m p l e me n t a t i o n t e s t a n d i p c o r e i n t e r f a c e t e s t a r e c o m p l e t e d . t h e t e s t r e s u l t s h o w t e s t , p e r f o r m a n c e t h e f dp 1 0 0 k c h i nf u n c t i o n s c o r r e c t l y a s a w h o l e . 第1 章引言 1 . 1 f p g a与f p g a i p核 1 9 8 5年，x i l i n x公司推出了世界上第一块现场可编程门阵列 f p g a ( f i e l d p r o g r a m m a b l e g a t e a r r a y )芯片，可以方便地通过下载不同的配置位流文件 ( b it s t r e a m) 而实现不同逻辑功能。由于f p g a能够减少电子系统的开发风险和开发 成本 ( n r -e ) ; 缩短上市时批间 ( t i m e t o m a r k e t ) ;通过在系统编程、 远程在线重 构等技术降低维护升级成本，因此在通信、 控制、 数据计算等领域得到了广泛的 应用。 有许多公司推出了各具特色的f p g a芯片， 其中典型的有x i l i n x 的v i r t e x x i l i 0 1 系列、 a l t e r a 公司的a p e x a 1 t e 0 0 系列及a c t e l 公司的p r o a s i c a c t e 0 0 等。 f p g a能够很好的利用最为前沿的制造工艺和封装工艺， 并通过全定制的电 路和版图设计方法优化设计， 因此f p g a的逻辑密度、 性能、 功能和功耗都已经 得到大幅改进，成本显著下降。目前，芯片的集成度已 达到1 0 0 0 万等效门、速 度 可 达到4 0 0 - 5 0 0 m h z x i l i0 4 a lt e o 4 ， 内 嵌s r a m , 微 理 器、 总 线 收 发 器、 高 速串 行接口 、 时 钟综合 ( c l o c k s y n t h e s i s ) 及功耗管理等模块。 在制造上采用了 0 .0 9 u m 9层铜连线工艺 d a a n 0 4 ，并且应用新的封装技术提供了 数千管脚的 f p g a芯片。 随着f p g a在功能、 密度、 速度上的不断提升和成本的降低， 以 及用户需求、 协议标准等的变化越来越快， f p g a芯片不但被用来制作原型机， 而且还被大量 地应用到网络、 消费电子、 科研、 航天及国防的许多最终产品中， 成为一系列电 子系统的核心。目 前，选择f p g a制造最终产品的成本临界点己经达到1 0 万门 规模、 速度1 0 0 m h z 、总产量1 0 万台的 应用【 y u a n 0 3 ，并且这个范围 还在不断 地向原先适用a s i c的市场中延伸。 2 0 0 3 年， 全世界以f p g a为代表的可编程逻 辑器 件销 售额达2 6 亿美元 y o u n 0 4 ， 据d a t a q u e s t 预测， 以f p g a为 代 表的 可编 程逻辑器件是半导体工业增长最快的市场领域，其年复合增长率( c a g r ) 高达 1 9 . 5 % d a a n 0 4 a 在诸如声音/ 图像处理、数字通信、实时控制等领域，需要大量的加法、乘 i 法、 f f t , d c t 变换等运算。目 前，这些运算往往采用d s p , f p g a或a s i c芯 片来实现。 在实时性要求较高的场合， 往往采用f p g a或a s i c才能达到所需的 计算速度。 虽然f p g a与a s i c相比在速度和单价上要差一些， 但是它在开发速 度、 开发成本和应用灵活性上具有优越性。因此， f p g a在数据通路的应用上具 有很好的性能价格比，正被广泛地采用。 集成电路目 前正向 着片上系统 ( s o c ) 发展， 在这个过程中， 原先在电路板 级才安装在一起，构成电子系统的a s i c和f p g a ，必然需要被集成到一块s o c 芯片中。 而且由于s o c设计困难而加剧的设计周期和设计修改成本方面的压力， 促使s o c的系统更多的引入现场可编程性【 y u a n 0 3 . 在s o c中引入现场可编程性的一种方案就是在其中嵌入f p g a i p 核，使之 成为s o p c( 系统级片上可编程芯片) 。这样可以实现s o c的现场升级、现场纠 错、 动态重配置， 降低s o c开发验证时间， 赋予用户根据不同具体应用调整s o c 的能力。尤其在一些功能和性能要求较高，接口 协议多变的应用领域中，s o p c 有着巨 大的发展空间。但是至今没能出 现一个成功的f p g a i p 核可供s o c设计 者使用。 1 . 2 工作重点 本论文所做的工作是: 针对在s o c中嵌入f p g a i p 核这一方案，设计一个 使用于d a t a - p a t c h 应用的f p g a i p 核， 以实现片上电子系统对于现场可编程性的 要求。其中主要包括两方面工作重点: 第一， 设计并流片验证自 主设计的 针对d a t a - p a t c h 应用的f p g a结构: f d p ( f p g a f o r d a t a - p a t h ) 。 对基本逻辑单元的设计和可编程连线资源进行设计和优 化，设计出f p g a新结构并进行流片。进行流片的芯片为1 0 万系统门级，包括 1 0 2 4 个可编程逻辑单元，并采用0 . 3 5 u m 4 层金属c mo s 工艺进行流片。对流片 结果进行单元测试， 验证单元并获得设计的基本电学性能参数， 并和小组其他成 员开发的f p g a c a d软件 ( 称为f d e , f d p d e v e l o p e n v i r o n m e n t ) 联合进行实 例测试， 通过实际数字电路的实现， 检验可编程结构设计总体的正确性和有效性。 第二， 完成f p g a i p 核的接口 方案( 包括数据接口、 编程接口 与测试接口) 。 研究国际上已提出的s o c接口方案和现有的可编程逻辑器件的测试、 编程方案， 结合两方面的特点，提出适用于s o c设计中的f p g a i p 核的接口 方案，并依此 设计f p g a i p 核的接口。 1 . 3 论文组织 本文的结构如下: 在第二章中对f p g a i p 核的技术背景进行简介。 包括f p g a 器件的结构、类型， f p g a结构研究的主要方向 及其现状，f p g a i p 核研究的方 向和进展。 第三章介绍了可编程逻辑单元、 层次式可编程连线线结构以及适用于 层次是连线线的s w i t c h b o x和 c o n n e c t i o n b o x等 f p g a可编程资源的设计和优 化。 在第四章中，描述了f p g a i p核整体结构的设计，包括层次式f p g a结构 f p g a i p 核规模变化方案和f p g a i p 核的测试、 编程接口。 第五章介绍了对f p g a i p核进行流片验证所适用的芯片结构 ( 代号f d p 1 0 0 k )及其版图设计。并且给 出了f d p 1 0 0 k芯片的测试方法和测试结果。 第六章总结了整个论文工作，分析 了工作中存在的问题，提出了未来进一步工作的方向。 第2 章 技术背景 2 . 1 f p g a结构研究 本文所提到的f p g a ， 实际上是指包括现场可编程门阵列f p g a和复杂可编 程逻辑器件 c p l d两大类的可编程器件。由于这两类器件在技术发展中互相渗 透，事实上不再具有鲜明的界限，所以多数研究者也把 c p l d也看作是一种 f p g a 。另外，虽然可编程器件还包括了g a l . p a l . p l a等许多其他种类， 但 无论从技术先进性角度还是市场角度，f p g a目 前代表了整个可编程器件大类。 f p g a硬件结构的研究一直得到广泛的关注， 研究方向可以分为两大类: 一方面 针对f p g a的结构设计中所涵盖的整体结构、 可编程逻辑单元结构、 可编程连线 线结构、可编程1 0 、内嵌1 p 核、版图设计等问题，以面积、 速度、功耗为目标 进行优化设计。同时，由于在不同的应用领域中， 需要f p g a实现的最终设计差 别很大， 无法使某个f p g a结构对所有应用都达到最优化， 因此这一方面的研究 也包括针对特定应用领域进行的 f p g a结构优化设计。另一方面是针对高可靠 性、 动态重配置、 容错结构等新应用而进行的研究。 本论文的研究集中在前一个 方向上。 2 . 1 . 1 f p g a整体结构 f p g a的整体结构确定了器件中的各个可编程功能模块如何组织在一起。 图2 - 1 所示是“ 经典的” 对称式f p g a结构 x i l i 9 5 ， 由 可编程逻辑单元( 图 中l 所示) 、连接盒 ( c o n n e c t i o n b o x ，图中c所示) 、开关盒 ( s w it c h b o x ，图 中s 所示) 以及连接它们的金属线组成。 可编程逻辑单元能够实现一定的逻辑函 数， 连接盒将可编程逻辑单元的输入输出连接到金属线上， 开关盒在不同的金属 线之间进行连接。 在是一种平面化的结构， 其中所有可编程功能模块都在同一个 层次上进行组织。 这种结构得到了最多的关注， 多数f p g a结构的研究在这样的 结构框架下进行。 它灵活性好， 在不同应用领域中都能得到比较好的面积利用率 而且与这种结构的f p g a结构相配合的f p g a c a d软件也较为简单，但是速度 组成。这种结构速度性能较好，在f p g a的规模很大时也能够方便c a d软件对 可编程功能模块进行处理，所需的软件也较为复杂。 2 . 1 . 2可编程逻辑单元结构 可 编程 逻辑单元 ( p r o g r a m m a b l e l o g i c c e l l ， 在本文中 简 称为l c ) 是f p g a 的核心功能单元。 f p g a主要由阵列式的可编程逻辑单元组成， 通过对可编程逻 辑单元的不同 配置和连接， 编程成为不同的电路实现设计者所需的功能。 在研究 和商业领域提出了众多不同的可编程逻辑单元结构， 根据其中组合逻辑功能的实 现方法， 典型的 结构主 要可分为 三大 类: 基于 l u t 查 询表， l o o k - u p - t a b l e ) 的结构、 基于与或阵列的结构 b r o w 9 6 和基于基本门 ( 主要是基于多路选择器 m u x ) 的 结 构【 a c t e 9 7 。 对l c 的 研究 主 要 从 功能、 速 度、 面 积 等 方 面出 发， 同 时也会考虑到对功耗的优化。 1 ) 基于查询表 ( l u t ) 的可编程逻辑单元 基于l u t的可编程逻辑单元结构的基本原理就是将所实现的函数真值表储存于 r a m中，根据输入选择输出相对应的函数输出。也可以将其看成一个存储器， 其中内容在器件编程时存入，l u t 的输入相当于存储器的地址输入，从存储器 中读出的值即为函数输出。一个n 输入的l u t ，包含2 n 个r a m单元，能够实 现2 2 种函数。图2 - 3 所示就是输入数n = 4 时的一个l u t例子。 基于l u t的结 构的l c 功能 灵活， 相 应的 工艺映 射算法 ( t e c h n o l o g y m a p p i n g ) 简单 有效， 但 硬件面积较大速度较慢。 里 4 - l u t 气钧1.ilesl.esll 确未|邝脾日日 户上戊川一 i - - - - - - _ _ _ s 一 “ ， 汽 回妙 瞥 件 回 伽 于 l- - - - - 1-7 f 卜 一 1 翅- rs 周 件洲上 妇一卜 ( a ) 逻辑结构图 x i l i 9 5 ( b ) f = f ( p , q , r , s ) 图2 - 3四输入查询表 2 ) 基于与阵列的逻辑块 基于与阵列的可编程逻辑单 元用在c p l d ( 复杂可编程逻辑器 件， c o m p l e x p r o gr a m m a b l e l o g i c d e v i c e )中。这种结构是在 p l d 中逻辑块的基础上发展而来的， 由与逻辑平面、乘积项选择器及 时序模块等部件组成。其基本原 理是:所有的组合逻辑功能都能 采用 2级的与或表达式表达。在 a n d a r r a y pl 日 . 、 e 图2 - 4基于与阵列的宏单元结构 a l t e 9 习 逻辑单元中 ( 图2 - 4 所示) 用与逻辑平面 ( a n d a r r a y p l a n )固定实现所需要的 与项， 再通过对乘积项选择器的编程将实现逻辑所需要的与项选择送到或门中， 最终实现所需逻辑功能。 这种结构的由于该逻辑块的粒度较大 ( 即逻辑单元实现 的逻辑较复杂，所占面积也较大) ，有利于实现高输入的函数，在应用上适合于 状态机、译码电路等控制逻辑。 3 ) 基于多路选择器 ( m u x )的逻辑单元 基于mu x( 多路选择器)的可编程逻辑单元的粒度较小、功能较弱不够灵 活，但硬件面积较小，而且电路速度快。 如 a c t e l 公司的一些f p g a产品中 ( a c t - 1 / a c t 2 / 4 0 mx / 4 2 mx等)就主要 采用了基于m u x的逻辑单元。图2 - 5 中所示的就是该公司的4 0 m x f p g a中的 可编程逻辑单元结构。 实现不同的逻辑功能。 四种基本的逻辑函数 它通过将输入信号连接到8 个输入端时的不同连接方法来 这种结构能够实现 ( nand, and, o r及n o r ) ，其中包括任意二输入的函 数， 大部分三输入函数和部分四一八输入 函数，总共可实现 7 0 2种逻辑函数。s . s i n g h等人 s i n g 9 2 在逻辑单元与 f p g a j胜能的研究中， 对包括诸如与非门、 基于 图2 - 5基于mu x逻辑单元 mu x的逻辑单元、 n输入查询表等多种结构进行了比较，得到的结论是: a c l e l 的基于mu x的逻辑单元对于中等布线延迟有较好的性能， 输入端具有编程反相 能力的逻辑块可以提高性能。为了提高逻辑单元的功能度， 基于 m u x的可编程逻辑单元对于工艺映射算法提出了较高的要求。c .l in 等人 l i n c 9 4 提出了 一 种用通用逻辑 模块 ( u l m) 结构。 u l m 定 义为 在允许输 入端取反和互换的前提下，用 n输入的逻辑单元来实现变量数为m的任意函数 ( m n ) 的 逻 辑 模块。 z . z i l i c h e 等 人 z i l i 9 6 提出了 用b d d来设计u l m的 方 法， s . t h a k u r 等人 t h a k 9 6 也从 适合基于结 构树的 工艺映 射算法的 角度出 发， 提出 如 何设计出与映射算法匹配的u l m。这些工作都为基于mu x的可编程逻辑单元 的设计提供了理论分析。 设计一个在功能、 面积、 速度上取得优化、 平衡的可编程逻辑单元结构对于 f p g a的逻辑功能、电路性能、硬件利用效率等具有重要的作用。面对诸如数据 通路等不同特定应用领域， 为了获得优化的f p g a结构， 需要将l c结构进行针 对性的优化， 因此在现有的可编程逻辑单元结构的基础上仍然要有新的结构， 做 出改进和提高。 2 . 1 . 3基本连线结构 f p g a 的连线结构是影响连线布通率、面积利用率及速度等性能的重要因 素， 不同的单元结构、 编程方式都对连线结构提出了不同的要求。 从连线的拓扑 结构上来分， 一般地可以分为对 称式、 行式、 长 线及层次式四类。 1 ) 对称式连线结构 对称式 f p g a结构模型中 采用了对称式可编程连线结构， 如图2 - 6 所示。 该结构最早由是 j .r o s e 等人 b r o w 9 2 提出， 在 x i l i n x 的 f p g a 产 品 中 ， 图2 - 6对称式连线结构 、 跨 度为 4 的 金 属 线 图2 - 7跨度二4 的网 格式分段连线 x c 3 0 0 0 / x c 4 0 0 0 就属于对称式连线结构。 在介绍对称式f p g a结构时己经对对称式连线结构做了初步介绍。 这种连线 结构中金属连线按纵横两个方向排列，在纵横相交处用开关盒 ( 图中s )连接， 形成网格状。连线网格用连接盒 ( 图中c ) 和可编程逻辑单元 ( 图中l )连接。 采用这种结构可以在f p g a内部任意的l c之间连接。 在最早提出的对称式连线 结构中金属连的长度为跨 1 个l c( 即每段金属连接相邻的两个开关盒) ， 这样的 结构连线资源利用率高， 进行较近的连接时线上的分布电容小， 但是这种单位长 度对称式连线构成远距离的连线时由于连线通过的可编程开关数目 很大， 所以连 线延时增加很快。 因此对称式连线结构的改进中加入和不同跨度的金属线， 这种 连线被称为分段连线 ( s e g m e n t e d i n t e r c o n n e c t i o n ) ， 跨度为m的分段连线连接相 邻的m + l 个开关盒，在两端的开关盒处断开 ( 图2 - 7 所示) 。被分段连线所连接 的中间m - 1 个开关盒中，连线开关仅需连接相交的连线，而两端的2个开关盒 还需要连接同一方向上断开的连线。 在对称式连线结构所采用的网格形状的连线构架中， 开关盒和连接盒的设计 对于整个连线结构的布通率、 性能都有很重要的影响。 因此有许多工作探索了在 开关盒和 连接盒的 不同 设计方 案 b r o w 9 2 c h a n 9 6 w i l t 9 7 b e t z 9 8 b e t z 9 9 . 针对单长度网格连线 ( 金属连线只跨越一个可编程逻辑单元)的 研究中， j . r o s e 等人将每个逻辑单元端口所能连接的连线数，定义为连接盒的连通度f c ; 将开关盒上每条连线所能连接的其它连线数目，定义为开关盒的布线灵活度f s 。 图2 - 8单长度网格连线中的开关盒和连接盒设计 并且认为， f s =3 的开关盒与全连通的连接盒配合时， 所需的可编程连线开关总 数最少 b r o w 9 2 a y . c h a n g等人 c h a n g 9 6 对开关块的 拓扑结构进行了 深入的 研 究， 提出了 用最少开关构造通用开关块u s m ( u n i v e r s a l s w i t c h m o d u l e ) 的 算法， 并基于网 络流理论分析了 开关块的可布通性。 在 b r o w 9 2 c h a n 9 6 中 提出的 几种 连接盒和开关盒结构被广泛地接受，在使用同样数量可编程连线开关的前提下， 这些结构够获得的比 其他结构更高的连通率， 被认为是单长度网格连线中的优化 结构。 这几种f s = 3 的开关盒结构见图2 - 8 中 所示 ( 图中的 虚线表示在两根连线 间有一个可编程连线开关，能够将两根连线进行连接) 。 针对分段网格式连线 ( 包含跨多个可编程逻辑单元金属连线) 结构， v . b e t z 的研究将针对单位跨度连线得出的开关盒和连接盒最优设计推广到了分段连线 中 b e t z 9 8 ，并且通过实验发现了跨度为4 的分段连线能够最好地折衷面积利用 率 和 连线时 延 b e t z 9 9 。 虽 然图2 - 8 中 的s u b s e t 结 构 在 单长 度网 格 连 线中 并 不 是 布通率最高的一种设计， 但是按图2 - 9 中所示的方法把这种结构应用到分段式网 格连线时， 开关盒中的连线开关数量被大大减少。由于这种开关的减少使s u b s e t 单长度网格连线中分段式网格连线中 图2 - 9应用到分段式网 格连线中的s u b s e t 开关盒 s :左图中对s u b s e t 结构的表示和图2 - 8 中 完全等效，只是表示方法不同 结构获得与其他结构相同的连通度时所需的 可编程连线开关总数最少， 因此b e t z 的 研究认为s u b s e t 在分段式网格连线中 是最优化的结构。 在对称式连线结构中， 除了网格状的连线， 还包含有短线。 短线将相邻的可 编程逻辑单元的输入输出直接相连， 经过的可编程开关少、 金属线上的寄生电阻 电容也小，因此短线实现局部连线时灵活性高，分布电容小，适合低功耗应用 x i l i 9 5 o 2 ) 基于行的 连线结构 基于行的连线结构来源于 a s i c的标准单元设计结构， 这种连线结构也分成 水平和垂直连线。但水平连线通过专用的水平通道来连接水平单元或垂直连线， 而垂直连线则无专用的连线通道， 对隔行的单元或水平线段的连接， 是穿越逻辑 模块进行的。a c t e l 公司型号为a c t 1 / a c t 2 及4 0 mx系列的f p g a器件中，采 用行式连线结构。 基于行的f p g a及对应的连线结构， 分别如图2 - 1 0 a 、 图2 - 1 0 b 奎 奎 经 奎 奎 奎 奎 幸 至 至 至 至 至 至 至 至 r一二 二 二 二 二 = = = = 二 二 二 二 二 二一 1一一 1门 飞1了 了下下 r汀户 111门tr 7 t .- i 1 一 . 一一 k二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 巴 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 巴 二 二 二 二 二 二 二 二 二 二 ; 二 二 一三 兰 三兰 三荞荞一呈鉴 鑫 全全 全全 三 三 全 仃丁门了r叮丁兀口下们t丫n，节 . 一一 三 三 三 三 三 三 三 三 三 三 三 三 三 三兰 兰兰 兰兰兰 三三 三 三 三三三三三三三三三三三三注若 兰三兰兰兰兰兰石 巴 主 兰三三三 三妥三三 三 门下丫门了下仃 们了刀门 下 下 门 11 卫口丁工口 t口1刀 . 一一 . 一一 1二 二 二 二 二 二 二 二 二 二 二 二 二 二 二 二一 三 三 三 三奋 云三 获滋三三 三理三 三 三 三 三 三 三 三 三 三 三 三 三兰荟 三 兰三左主 it 月i工口 1 n上. 曰 1曰 . . ， 曰 曰 曰 曰 曰 . 门 l o g icm o d ld e s .、 妙 ( a ) v erfica l r o u tlng tra d csr ( b ) 图2 - 1 0行式f p g a连线结构 a c t e 9 7 中所示。 基于行的连线结构由于布线结构规则， 也容易较准确地估算时延性能。 但是 由于垂直连线跨越可编程逻辑单元， 如果在采用e e p r o m或s r a m编程技术的 f p g a中使用， 会造成连线和逻辑单元交叠处的编程单元拥挤。因此只能适用于 a c t e l 采用的反熔丝编程技术并未被广泛使用。 3 ) 长