数电第三章组合逻辑电路.ppt

第三章 组合逻辑电路,3.2 常用组合逻辑电路,3.1 组合逻辑电路的分析与设计,概述,逻辑电路,组合 逻辑电路,时序 逻辑电路,功能：输出只取决于 当前的输入。,组成：门电路，不存在记忆元件。,功能：输出取决于当前的输入和原来的状态。,组成：组合电路、记忆元件。,组合电路的研究内容：,分析：,设计：,给定 逻辑图,得到 逻辑功能,分析,给定 逻辑功能,画出 逻辑图,设计,3.1 组合逻辑电路的分析与设计,组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。,每一个输出变量是全部 或部分输入变量的函数： L1=f1（A1、A2、Ai） L2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai）,一、组合逻辑电路的分析方法,分析过程一般包含以下几个步骤：,例1：分析下图的逻辑功能。,真值表,特点：输入相同为“1”； 输入不同为“0”。,同或门,1,例2：分析下图的逻辑功能。,0,1,被封锁,1,B,1,0,被封锁,1,特点： M=1时选通A路信号； M=0时选通B路信号。,选通电路,二. 组合逻辑电路的设计方法,例1. ：一个水容器，A为水面上限，C为水面下限，B介于A、B之间，在A、B、C处分别装有三个电极，浸没电极时有信号发出，用来进行状态显示。水面在A、B之间，为正常状态，点亮绿灯G；水面在B、C之间或A以上，为异常状态，点亮黄灯Y；水面在C以下，为危险状态，点亮红灯R。用与非门设计一个电路，实现上述逻辑关系。 解：（1）列真值表：,设计过程的基本步骤：,（2）列真值表：,（3）画卡诺图并化简。,（1）确定输入、输出变量并进行状态赋值。,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,例1的真值表,0 1 X 0 X X X 1,0 0 X 1 X X X 0,1 0 X 0 X X X 0,输入为 A、B、C， 浸没时为 1，未浸没时为0 输出为 G、Y、R， 点亮时为1，灯灭时为0,a.G的卡诺图,b.Y的卡诺图,c.R的卡诺图,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,0 1 X 0 X X X 1,0 0 X 1 X X X 0,1 0 X 0 X X X 0,（4）画逻辑图：,（d）逻辑图,为了用与非门来实现这个电路，再将上述表达式转换为与非与非表达式：,3.2 若干常用的组合逻辑电路,3.2-1 编码器 3.2-2 译码器 3.2-3 数据选择器 3.2-4 加法器 3.2-5 数值比较器,3.2-1 编码器,编码的含意为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，即为编码。 编码器：能够实现编码功能的逻辑部件。 编码器的逻辑功能:就是把输入的每一个高、低电平信号编成一个对应的二进制代码。 编码器包括： 一.普通编码器 二.优先编码器,一、普通编码器,普通编码器对输入要求比较苛刻，任何时刻只允许一个输入信号有效，即输入信号之间是有约束的。 特点：任何时刻只允许输入一个编码信号，否则输出将发生混乱。,介绍：8421 BCD码编码器,8421 BCD码编码器,输入10个互斥的数码输出4位二进制代码,真值表,8421 BCD码编码器,输入10个互斥的数码输出4位二进制代码,真值表,逻辑表达式,逻辑表达式,逻辑图,二.优先编码器允许同时输入两个以上信号，并按优先级输出。,在上述二进制编码器中，如果多个输入端同时为1，其输出是混乱的。因此，在数字系统中常要求当编码器同时有多个输入为有效时，输出不但有意义，且应按事先编排好的优先顺序输出，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先编码。 介绍： （一）3位二进制优先编码器（优先8线线编码器）,（一） 3位二进制优先编码器,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,设I7的优先级别最高，I6次之，依此类推，I0最低。,真值表,逻辑表达式,逻辑表达式,逻辑图,如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。,优先8线线编码器,输入信号以I7的优先权最高，I0的优先权为最低。,输出、输入均为反变量,S选通输入端，低电平电路工作 Ys选通输出端，低电平表示“电路工作，并且无编码信号输入” YEX扩展端，低电平表示“电路工作，并且有编码信号输入”,线线优先编码器74LS148的逻辑图,Y2=I7+I6+I5+I4 Y1=I7+I6+I3I4I5+I2I4I5 Y0=I7+I5I6+I3I4I6+I1I2I4I6,3.2-2 译码器,逻辑功能：将输入的每个代码分别译成高电平（或低电平）。 常用有：二进制译码器 、二 十进制译码器 、 显示译码器,二-十进制译码器,1、8421 BCD码译码器,把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。,二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。,真值表,逻辑表达式,逻辑图,将与门换成与非门，则输出为反变量，即为低电平有效。,、8421 BCD码七段显示译码器,七段数码管显示器结构与原理 由发光二极管组成，不同的发光段亮，可组成不同字型，电流太大，耗电量大，电流太小，发光不够，一般各管电流在10mA较合适。,（a）共阴极 （b）共阳极 （c）管脚配置 七段数码管原理,b=c=f=g=1，a=d=e=0时,c=d=e=f=g=1，a=b=0时,共阴极,2、显示译码器,真值表仅适用于共阴极LED,真值表,中规模集成电路74LS48（国产型号：T339）,七段数码管显示译码器,控制端,七段数码管显示译码器,控制端功能,功能表,七段显示译码器74LS48与数码管的连接,此三控制端不用时，通过电阻接高电平。,BCD码,3.2-3 数据选择器与数据分配器,一、 4选1数据选择器,二、 数据分配器,一、数据选择器,数据选择器框图及开关比拟图 (a) 数据选择器逻辑符号； (b) 单刀多路开关比拟数据选择器,四选一数据选择器,四选一数据选择的输出逻辑表达式：,二、数据分配器,1、半加器,一、 半加器和全加器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,3.2-4加法器,1、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。,用与非门和非门实现,实现多位二进制数相加的电路称为加法器。,1、串行进位加法器,二、 加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,2、并行进位加法器（超前进位加法器）,进位生成项,进位传递条件,进位表达式,和表达式,4位超前进位加法器递推公式,超前进位发生器,3.2-5 数值比较器,一、 1位数值比较器,二、 4位数值比较器,三、 数值比较器的位数扩展,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。,一、 1位数值比较器,设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。,逻辑表达式,逻辑图,二、 4位数值比较器,真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与