一种红外图像调理卡的设计

一种红外图像调理卡的设计 摘要：抗红外杂散光能力是评价红外成像制导武器性能的一项重要指标。在红外杂散光评估设备中，由于 导引头输出的图像数据一般为 LVDS 和 HOTLink 两种格式，不能被评估设备直接读取，为此设计了一种 图像调理卡，采用 FPGA 为控制核心，将导引头图像进行格式转换并经图像采集卡传输至上位机。实验中， 对 128*128、100fps 的 LVDS 图像和 128*128、150fps 的 HOTLink 图像实时、连续地采集传输。实验结果 表明，该图像调理卡能满足红外杂散光评估设备测试的需要。 关键词： LVDS；HOTLink；图像采集；FPGA An infrared image conditioning card design Guo Xu-min1，Li Yan-ning*1，Duan Meng 2，Chen Kun1，Dante Dorantes1，Gu Shuang 1，Fu Xing1，Hu Xiao-tang 1 (1State Key Laboratory of Precision Measuring Technology and Instruments，Tianjin University， Tianjin 300072，China;2 China Airborne Missile Academy,Luoyang Henan 471009,China) Abstract: The ability of infrared imaging-guided weapons to against infrared stray light is an important index. In the infrared stray light assessment equipment, image data output of seeker commonly is LVDS and HOTLink formats and can not identified by the assessment. Therefore designed a kind of image conditioning card, using FPGA as its control core, its function is to realize the image formant conversion and transmit to the first bit computer through acquisition card. In the experiment, acquired and transmitted the 128*128、100fps of LVDS image and 128*128、150fps of HOTLink image continuously and real-time. The experimental results show that the image conditioning card can meet the testing needs of the stray light assessment equipment. Key word: LVDS ;HOTLink;Image Acquisition;FPGA 0 引言 红外制导是精确制导武器的一种重要制导方式，又分为红外非成像制导和红外成像制导。其中红外成 像制导以其特有的优点已成为红外制导技术的一个主要发展方向。红外杂散光评估设备用于评估太阳光等 杂散光对红外成像导引头成像质量的影响。当前，红外成像导引头输出的图像数据格式一般为 LVDS( Low Voltage Differential Signaling )和 HOTLink，速率为 200Mbps400Mbps。红外杂散光设备对导引头 成像进行分析时需要先对这两种格式的图像数据进行格式转换与调理。 LVDS 技术是一种低摆幅差分信号技术，电压摆幅约 350mv，具有低功耗、低的误码率和低噪声引 入等优点，理论传输速率可以达到 1.923Gbps，根据 ANS I/TI A /E I A- 644 标准，推荐最高传输速率 650Mbps，以 10Mbps 的速率传输时传输距离超过 100m3。 HOTLink 是 Cypress 公司提出的点对点串行通信协议，并有底层物理器件支持，是一种 PECL 电平。 目前，第二代 HOTLink 芯片传输速率为 160Mbp1500Mbps，传输距离和介质有关，用双绞线和同轴电 缆可以传输 100150m，用光纤可达几千米 4。 图像调理卡是连接导引头与红外杂散光评估设备的关键模块，采用高性能的 LVDS 驱动芯片、二代 HOTLink 芯片和 Altera 公司的“Cyclon III”系列 FPGA,对导引头输出的 LVDS 图像数据和 HOTLink 图像 数据进行接收、格式转换并发送至采集卡。LVDS 图像数据由 FPGA 进行串并转换，HOTLink 数据由于有 底层物理芯片支持，自带串并转换。为保证图像的连续性和实时性，采用两片 SRAM 存储器，以乒乓操 作的方式接收图像数据并同时发送至图像采集卡。FPGA 作为控制核心，为整个系统提供时序和控制逻辑。 计算机通过 NI 公司的 PCI 1422 数字图像采集卡实时采集、显示导引头的红外成像。 1 总体框图 系统总体结构框图如图 1 所示： 图 1 系统结构图 Fig.1 Experiment set-up 导引头输出的 LVDS 格式的图像先被 LVDS 接收器 DS90LV048A 转换成 LVTTL 电平进入 FPGA，在 FPGA 中实现串并转换 ；导引头输出的 HOTLink 格式的图像先经过数字隔离变压器再进入 HOTLink 芯片， 然后 HOTLink 芯片将收到的串行数据进行解串、串并转换等，输出 8 位并行数据进入 FPGA。FPGA 将接收 到的数据通过两片 SRAM 以乒乓操作的方式存储和发送。由于 PCI 1422 数字图像采集卡只能接收并行 LVDS 数据，FPGA 向采集卡发送的数据是 LVTTL 电平，因此必须经过 LVDS 电平匹配网络转换成 LVDS 电平。 PC 机通过 PCI 1422 采集卡实时地显示导引头的成像。 2 硬件电路设计 2.1 LVDS 接收模块 LVDS 接收电路如图 2 所示： 图 2 LVDS 接收电路 Fig.2 LVDS receiving circuit DS90LV048A 是一款 LVDS 接收芯片，供电电压 3.3V，能够将 LVDS 电平转换成 LVTTL 电平。输入的 LVDS 信号共有三路，分别是：1.像素时钟信号 YCLK+/- ; 2.数据同步信号 YSYN+/- ; 3.图像数据 YDATA+/- 。 需要注意的是，每对差分线上应跨接一个 100 欧的电阻。数据信号接头采用 DB9 插头，传输线采用屏蔽 双绞线。 Cyclon III 系列 FPGA 支持 LVDS 输入，之所以还设计这样一个 LVDS 接收电路是因为若直接使用 FPGA 的一对 I/O 口接收 LVDS 信号，则 FPGA 的这个 BANK 的其他 I/O 口也被配置为 LVDS 电平，这样会造成 I/O 口资源的浪费。 为了提高传输速率，LVDS 图像数据的传输采用双倍数据速率（DDR）技术 1，即在像素时钟信号的 上下沿都传输数据。每一帧图像都有帧头，接收电路通过检测帧头来确定图像边界。 2.2 HOTLink 模块 HOTLink 信号的接收、解码和串并转换由 CYP15G0101 完成。CYP15G0101 是 CYPRESS 公司推出的 HOTLink 系列芯片的二代产品，单通道，驱动电压 3.3V，最高传输速率 1.5Gbps。相比于一代产品，二代 HOTLink 芯片除了在处理速度上有大幅提升外，还将收发集与一体，因此可以通过自检模式（自发自收） 来判断数据收发通道状态是否正常。 ，为了抑制共模干扰，HOTLink 信号在传输中一般需要在发送端与接 收端加隔离。常用的隔离方式有直接耦合、交流耦合和变压器耦合。本调理卡采用变压器耦合，见图 3 图 3 耦合电路 Fig.3 Coupling circuit 隔离变压器型号为 PULSE 公司的 PE65508 脉冲变压器，变比为 1，最高耦合频率为 531MHZ。HOTLink 传输线采用 75 欧同轴电缆，因此在接收端应串接两个 37.5 欧的电阻（R36，R37 ） ， 以达到阻抗匹配。发送端差分线两端跨接 100 欧的电阻，提供发送电势。 2.3 数据存取模块 导引头输出的图像数据传输速率最高达 400Mbps，即 50MBps，这就要求数据缓存器 件有较高的存取速度。本调理卡采用高速静态存储器（SRAM）来实现图像数据的快速存储与读取。 最大的一帧图像像素为 256*256，14 位深。一片 SRAM 至少要能存储一帧图像，本调理卡选用的 SRAM 型号为 IS61LV25616，驱动电压是 3.3V，存储容量 256K，16 位深，最高存取速率在 133Mbps 以上，可以 满足系统要求。因乒乓操作的需要，需要两片 SRAM。 2.4 LVDS 电平匹配网络 NI PCI 1422 图像采集卡只能接收 LVDS 格式的数据流，虽然“Cyclon III 系列 FPGA 支持 LVDS 输 出，但为节省 I/O 口资源还是设计了一组 LVDS 电平匹配电路。 LVDS 电平匹配网络选用的芯片的是 DS90LV047。和 DS90LV048 相对应，DS90LV047 是把 LVTTL 信号转成 LVDS 信号。每片 DS90LV047 有 4 个转换通道，FPGA 与 PCI 1422 之间需要 16 路数据、1 个帧 使能信号、1 个行使能信号和 1 个像素时钟共 19 个 I/O 口，因此该电平匹配网络共需 5 片 DS90LV047。 五分之一 LVDS 电平匹配网络如图 4 所示： 图 4 电平匹配电路 Fig.4 Level matching circuit 3 程序设计 程序采用 VHDL 语言编写。总流程图如图 5 所示： 图 5 总流程图 Fig.5 Flow chart 首先，通过外置开关选择当前接收模式是 LVDS 模式还是 HOTLink 模式， LVDS 模式下对接收到的数 据先进行串并转换，两种模式下都要检测到帧头数据后再开始接收。数据的存储采用乒乓操作的方式，按 帧存取，存储一帧图像至一片 SRAM 的同时读取另一片 SRAM 中的图像数据发送至采集卡。 需要注意的是，图像调理卡在向 PCI 1422 图像采集卡发送数据时，必须严格按照 PCI 1422 图像采集卡 的读取数据时序。PCI 1422 图像采集卡采集面阵图像有两路使能信号：帧使能信号（Frame Enable，用 VSYNC 表示）和行使能信号（Line Enable，用 HSYNC 表示） 。行与行之间至少要有 3 个像素时钟周期的 间隙销毁使能。帧与帧之间至少要有 3 个行使能周期的间隙销毁时间,如图 6 和图 7 所示 2。 图 6 PCI1422 时序一 Fig.6 PCI 1422 timing one 图 7 时序二 Fig.7 PCI 1422 timing two 4 实验与分析 实验图像如图 8 所示，灰色背景方框正中嵌一个小白色方框，灰色背景框像素灰度值为 8191，白色 小框像素灰度值为 16383。实验图像像素大小为 128*128，每个像素点有 16 位数据，包括 14 位图像数据 和两位标志位。 。 图 8 实验图像 Fig.8 Testing image 使用自主设计的基于 FPGA 的图像发生器作为信号源模拟导引头的时序，将实验图像分别以 LVDS 和 HOTLink 信号格式发送至图像调理卡。LVDS 数据的传输介质为三对双绞线， HOTLink 数据的传输介质为 75 欧同轴电缆。使用 QUARTUS II 9.0 自带的内嵌式逻辑分析仪得到 LVDS 格式的图像部分时序图如图 9 所示: 图 9 LVDS 图像部分时序 Fig.9 Part of the LVDS image HOTLink 格式的图像部分时序图如图 10 所示: 图 10 HOTLink 图像部分时序 Fig.10 Part of the LVDS image 图像调理卡将信号源发出的两种格式的图像调理之后发送到计算机上显示的图像如图 11 和图 12 所示: 图 11 计算机上显示的 LVDS 图像 Fig.11 LVDS image on computer 图 12 计算机上显示的 HOTLink 图像 Fig.12 HOTLink image on computer 计算机接收到的 LVDS 图像的帧频为 99.8HZ，HOTLink 图像的帧频为 150.3HZ。由于乒乓操作，计算 机显示的图像与实际图像有一帧的延迟，如帧频为 150HZ 时延迟时间为 6.66ms，这个延迟可以在计算机 上通过软件进行补偿，以进一步提高实时性。 实验结果表明，图像调理卡能够实时、连续地将导引头输出的 LVDS 与 HOTLink 两种格式的图像进行 调理传输至上位机做进一步分析，能够