大学毕业设计-光纤作业指导书

1、精选文档实验十 AMI/HDB3终端接口实验一、 实验原理和电路说明AMI码的全称是传号交替反转码。这是一种将消息代码“0”（空号）和“1”（传号）按如下规则进行编码的码：代码的“0”不变，仍为“0”；代码中的“1”则交替地变换为传输码的“+1”和“1”。如：消息代码：100100011101A M I码：+100-1000+1-1+10-1由于AMI码的传号交替反转，故由它决定的基带信号将出现正负脉冲交替，而0电位保持不变的规律。由此看出，这种基带信号无直流成分，且只有很小的低频成分，因而它特别适宜在不允许这些成分通过的信道中传输。由AMI码的编码规则看出，它已从一个二进制符号序列变成了一个

2、三进制符号序列，即把一个二进制符号变换成一个三进制符号。把一个二进制符号变换成一个三进制符号所构成的码称为1B/1T码型。 AMI码除有上述特点外，还有编译码电路简单及便于观察误码情况等优点，它是一种基本的线路码，并得到广泛采用。但是，AMI码有一个重要缺点，即接收端从该信号中来获取定时信息时，由于它可能出现长的连“0”串，因而会造成提取定时信号的困难。为了保持AMI码的优点而克服其缺点，人们提出了许多种类的改进AMI码，HDB3码就是其中有代表性的一种。HDB3码的全称是三阶高密度双极性码。它的编码原理是这样的：先把消息代码变换成AMI码，然后去检查AMI码的连0串情况，当没有四个以上连“0

3、”串时，则这时的AMI码就是HDB3码；当出现四个以上连“0”串时，则将每四个连“0”小段的第四个“0”变换成与其前一非“0”符号（“1”或“1”）同极性的符号。显然，这样做可能破坏“极性交替反转”的规律。这个符号就称为破坏符号，用V符号表示（即“+1”记为+V, “”记为V）。为使附加V符号后的序列不破坏“极性交替反转”造成的无直流特性，还必须保证相邻V符号也应极性交替。这一点，当相邻符号之间有奇数个非“”符号时，则是能得到保证的；当有偶数个非“0”符号时，则就得不到保证，这时再将该小段的第1个“0”变换成+B或B符号的极性与前一非“0”符号的相反，并让后面的非“0”符号从V符号开始再交替变

4、化。 虽然HDB3码的编码规则比较复杂，但译码却比较简单。从上述原理看出，每一个破坏符号V总是与前一非“0”符号同极性（包括B在内）。这就是说，从收到的符号序列中可以容易地找到破坏点V于是也断定V符号及其前面的3个符号必是连“0”符号，从而恢复四个连“0”码，再将所有“1”变成“+1”后便得到原消息代码。HDB3码是CCITT推荐使用的线路编码之一。HDB3码的特点是明显的，它除了保持AMI码的优点外，还增加了使连“0”串减少到至多3个的优点，避免了长连“0”时定时不易恢复同步的情况，这对于定时信号的恢复是十分有利的。但传输中出现单个误码时会在接收端译码产生一个以上的误码，即误码扩散。HDB3

5、码的平均误码扩散系数在1.21.7之间，有时高达2，这取决于译码方案。AMI/HDB3频谱示意图参见图1。HDB3码编码原理方框图2所示。HDB3码编码器主要由四连“0”检测及补“1”码电路、破坏点形成电路、取代节选择电路和单/双极性变换电路组成。HDB3码流为归零码（RZ）。HDB3码译码原理方框图3所示。HDB3码译码器主要由双/单极性变换电路、判决电路、破坏点检测电路和去除取代节电路组成。此外，位定时恢复电路也是十分重要的。实验设备的AMI/HDB3码编、译码系统组成原理框图见图4所示。电终端机和光终端机AMI/HDB3码编、译码模块电路原理图见图5和图6所示。在该实验箱中，采用了CD2

6、2103专用芯片（U601）实现AMIHDB3的编译码实验，HDB3与AMI工作方式由跳线开关K602选择。来自E1复接模块的发送数据码流（TP601：TTL）进入U601的1脚，在2脚输入时钟信号（TP602：TTL）的推动下进入U601的编码单元，编码之后的结果在U601的14（TP603）、15（TP604）脚差动输出，并通过线路送往光终端机的发送数据输入端口。在光终端机进行译码（U701）转换为TTL信号电平输出（TP707），送往后续处理电路。运算放大器（U602）将AMI/HDB3输出的两路差动信号转换为一路双极性码信号进行观测。同样，光端机接收到的数据码流送往电终端机也采用HDB

7、3接口码。在光端机端内的HDB3模块首先将接收数据在U701进行编码，编码后的HDB3信号通过U701的14（TP703）、15（TP704）脚差动输出，并通过线路送往电终端机的数据输入端口（U601的11、13脚），在译码输入时钟（TP606：TTL）的推动下进入译码器译码，译码输出数据经4脚（TP607）输出。AMI/HDB3输出为归零码，数据码流中含有丰富的时钟分量，因此可以接收端设备可图5 电终端机AMI/HDB3编译码模块电路原理图图6 光终端机AMI/HDB3编译码模块电路原理图以直接从接收到的数据中利用锁相环（PLL）提取同步时钟。由于HDB3编码器需要检测四连零码型，并插入B+

8、、B-破坏码，接收端同样要检测并去除B+、B-破坏码，因而HDB3的编译码器时延较大。具体时延参数可以通过实验测量获得。电端机“HDB3编译码”模块跳线开关K601用于输入编码信号选择：当K601设置在Dt位置时（左端），输入编码信号来自E1复接模块的复接信号（2.048Mpbs）；当K601设置在m位置时（右端），输入编码信号来自本地的特殊测试码序列，该测试码序列用于对HDB3编码规则的验证测量。本地的测试码序列格式受跳线选择开关K603中的Hm_Sel0、Hm_Sel1控制，跳线器状态与输出的测试码序列件表2.6.1所示。跳线开关K602用于AMI或HDB3方式选择：当K602设置在HDB

9、3状态时（左端），U601提供HDB3编译码功能；当K602设置在AMI状态时（右端），U601提供AMI编译码功能。注意：光端机内的AMI/HDB3方式选择开关K702与电端机内的K602开关应同步设置。插拔光端机与电端机之间的连接电缆时应注意：插入时，需用手抓住根部的橡胶柱，将插头上的定位槽对准主板上插座的定位销插入。拔出时，需用手抓紧插头上的防滑齿垂直向上拔出即可。主板上的HDB3插座和HDB3连接电缆参见图7和图8所示：电端机HDB3模块内各测试点的安排如下：1、 TP601：输入数据（2.048Mbps）2、 TP602：输入时钟（2.048MHz）3、 TP603：HDB3 +输出

10、4、 TP604：HDB3输出5、 TP605：HDB3输出（双极性归零码）6、 TP606：译码输入时钟（2.048MHz）7、 TP607：译码输出数据（2.048Mbps）光端机HDB3模块内各测试点的安排如下：1、 TP701：接收数据（2.048Mbps）2、 TP702：接收时钟（2.048MHz）3、 TP703：HDB3 +输出4、 TP704：HDB3输出5、 TP705：HDB3输出（双极性归零码 ）6、 TP706：发送时钟（2.048MHz）7、 TP707：发送数据（2.048Mbps）二、实验仪器1、 JH5002型光纤通信原理综合实验系统一台2、 DS5062C

11、100MHz双踪示波器一台3、 SP1631A 函数信号发生器一台三、实验目的1、 了解二进制单极性码变换为AMI/HDB3码的编码规则；2、 熟悉HDB3码的基本特征；3、 熟悉HDB3码的编译码器工作原理和实现方法；4、 根据测量和分析结果，画出电路关键部位的波形；四、实验内容1. AMI码编码规则验证（1） 首先将输入信号选择跳线开关K601设置在m位置（右端）、AMI/HDB3编码开关K602、K702设置在AMI位置（右端），使电路模块工作在AMI码方式。（2） 将电端机内“HDB3编译码”的测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1拔下，产生10000000测试

12、序列。用示波器同时观测输入数据TP601和AMI输出双极性编码数据TP605波形，观测时用TP601同步。分析观测输入数据与输出数据关系是否满足AMI编码关系，画下一个序列周期的测试波形。（3） 改变测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1的状态，分别产生不同的码型序列。重复上述测试步骤，记录测试结果。（4） 将输入数据选择跳线开关K601拨除，将示波器探头从TP601测试点移去，使输入数据端口悬空产生全1码。重复上述测试步骤，记录测试结果。2. 全0码输入时的AMI编码输出信号观测改变测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1的状态，使其产生全0测试

13、数据输出。用示波器观测AMI输出双极性编码数据TP605波形，记录分析测试结果。3. 全1码输入时的AMI编码输出信号观测将K601跳线开关拔下，使输入端悬空产生全1码输入数据。用示波器观测AMI输出双极性编码数据TP605波形，记录分析测试结果。4. AMI码编码、译码及时延测量（1） 将输入数据选择跳线开关K601设置在m位置（右端）；设置测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1在非全零码状态。（2） 用示波器同时观测输入数据TP601和AMI编码输出数据TP605波形，观测时用TP601同步。观测AMI编码输出数据是否正确，画下测试波形。问：AMI编码的数据时延是多

14、少？（3） 用示波器同时观测输入数据TP601和AMI译码输出数据TP707波形，观测时用TP601同步。观测AMI译码输出数据是否正确，画下测试波形。问：AMI译码的数据时延是多少？经AMI编、译码器后的总延时是多少？5. HDB3码变换规则验证（1） 首先将输入信号选择跳线开关K601设置在m位置（右端）、AMI/HDB3编码开关K602、K702设置在HDB3位置（左端），使电路模块工作在HDB3码方式。（2） 将测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1拔下，产生10000000测试序列。用示波器同时观测输入数据TP601和HDB3输出双极性编码数据TP605波形，

15、观测时用TP601同步。分析观测输入数据与输出数据关系是否满足HDB3编码关系，画下一个序列周期的测试波形。（3） 改变测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1的状态，分别产生不同的码型序列。重复上述测试步骤，记录测试结果。6. 全0码输入时的HDB3编码输出信号观测改变测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1的状态，使其产生全0测试数据输出。用示波器观测HDB3输出双极性编码数据TP605波形，记录分析测试结果。7. 全1码输入时的HDB3编码输出信号观测将K601跳线开关拔下，使输入端悬空产生全1码输入数据。用示波器观测HDB3输出双极性编码数据

16、TP605波形，记录分析测试结果。根据第6步、第7步测量结果，分析、总结HDB3码与AMI码的差异。8. HDB3码编码、译码及时延测量（1） 将输入数据选择跳线开关K601设置在m位置（右端）；设置测试码序列选择跳线开关K603的Hm_Sel0、Hm_Sel1在非全零码状态。（2） 用示波器同时观测输入数据TP601和AMI编码输出数据TP605波形，观测时用TP601同步。观测HDB3编码输出数据是否正确，画下测试波形。问：HDB3编码的数据时延是多少？（3） 用示波器同时观测输入数据TP601和HDB3译码输出数据TP707波形，观测时用TP601同步。观测HDB3译码输出数据是否正确，

17、画下测试波形。问：AMI译码的数据时延是多少？经HDB3编、译码器后的总延时是多少？五、实验报告根据实验结果，画出主要测量点波形；六、 结果讨论HDB3码的信号特征实验十一 加扰与解扰实验一、 实验原理和电路说明在数字通信中，如果数据信息连“0”码或连“1”码过长将会影响接收端位定时恢复质量，造成抽样判决时刻发生变化，对系统误码率的产生影响。也就是说，数字通信系统的性能变化与数据源的统计特性有关。采用有冗余的传输编码可消除数据源一部分信息模式对系统性能的影响，但这是要以增加传输符号速率为代价。在实际中，常使用扰码器将数据源变换成近似于白噪声的数据序列（增加定时的同步信息），消除信息模式对系统误

18、码的影响。在通信中扰码技术的采用保证了对信息的透明性：即在发端扰码的加入，在接收端可以从加扰的码流中恢复出原始的数据流，而对输入信息的模式无特殊要求。常用扰码器的实现可采用m序列进行。扰码器是在发端使用移位寄存器产生m序列，然后将信息序列与m序列作模二加，其输出即为加扰的随机序列。一般扰码器的结构图1所示：解扰器（也称去扰器）是在接收机端使用相同的扰码序列与收到的被扰信息模二加，将原信息得到恢。其结构如图2所示：本设备的m序列本征多项式G(x)=x7+x4+1。在实际光纤通信设备中，为避免m序列发生器处于“闭锁”状态，即当输入序列为全“0”码时，移位寄存器各级的起始状态也恰好是“0”，使输出序

19、列也变成全“0”，或当输入序列为全“1”码时，移位寄存器各级的起始状态也恰好是“1”，使输出序列也变成全“1”。因此，在扰码器中加入有各级移位寄存器状态监视电路。当发生特殊状态时，能自动补入一个“1”或一个“0”码，改变这种状态。当然，在解扰码器电路中也应通过电路扣除这个补入码。应该指出，采用扰码技术会带来误码扩散。即在信道传输中出现一个误码时，在还原后的序列中会出现多个误码，使信道误码率增加。在误码率不高时，误码扩散数近似扰码器所对应的模二加算式的项数。因此，为减少误码扩散，应尽量减少m序列产生器的反馈抽头数。图3.1.3是加扰模块的组成原理框图。“加扰模块”的功能实现采用用一片 CPLD器

20、件（EPM7032）来完成。同时，为便于实验的测量和开设，CPLD器件还提供了一个测试码序列发生器。模块中输入数据选择跳线开关 K801用于选择需扰码的输入信号：当 K801设置在 Dt位置时（上端），输入信号来自“信道 HDB3编译码模块”输出数据（2.048Mbps）；当 K801设置在 DT_SYS位置时（中间），输入信号来“数据接口模块”输出的发送数据（2.048Mbps）；当 K801设置在 m位置时（下端），输入信号来自本地的特殊测试码序列。该测试码序列用于对加扰器的性能测量，其测试码序列格式受 m序列选择跳线开关 K802 的 m_Sel0、m_Sel1控制，跳线器状态与输出的测

21、试码序列件表 3.1.1所示。 “解扰模块”的功能实现同样采用用一片 CPLD器件（EPM7032）来完成。模块中输入数据选择跳线开关 K803用于选择需解扰码的输入信号：当 K803设置在 CMI位置时（上端），输入信号来自“CMI译码模块”输出数据（2.048Mbps）；当 K803设置在 5B6B位置时（中间），输入信号来自“5B6B译码模块”输出的发送数据（2.048Mbps）；当 K803设置在 DT位置时（下端），输入信号直接来自发端的“扰码模块”输出的发送数据（2.048Mbps），此时电路模块构成自环工作方式。输入时钟选择跳线开关 K804用于选择解扰电路的工作时钟。当解扰电路

22、的输入数据来自“CMI译码模块”和“5B6B译码模块”时，K804应设置在 CLKR位置（左端），该时钟与 CMI和 5B6B译码模块送来的数据同步；当构成自环测试时（K803设置在 DT位置），K804应设置在 CLKT位置（右端），该时钟来自发送端电路。图5是加扰模块、解扰模块的组成电原理图。“加扰模块”内各测试点的安排如下：1、 TP801：输入数据（2.048Mbps）2、 TP802：输入时钟（2.048MHz）3、 TP803：加扰输出（2.048Mbps）“解扰模块“内各测试点的安排如下：1、 TP804：输入数据（2.048Mbps）2、 TP805：输入时钟（2.048MHz

23、）3、 TP806：解扰输出（2.048Mbps）图3.1.5 加扰模块、解扰模块电路原理图二、 实验仪器1、 JH5002型光纤通信原理综合实验系统 一台2、 100MHz数字存储示波器 一台三、 实验目的1、 扰码的基本原理；2、 扰码0状态的消除；四、 实验内容 1、 扰码序列测试 1）首先将“加扰模块”中输入数据选择跳线开关 K801设置在 m 位置（下端），使输入信号来自本地的特殊测试码序列；将 m序列选择跳线开关 K802 的 m_Sel0、m_Sel1拔掉，产生全“1”码数据输出2） 用示波器同时测量输入数据和加扰数据测试点TP801、TP803的波形，测量时TP803点信号做示

24、波器同步触发信号。调整合适的示波器时基（10S /DIV）和触发电平，使在示波器上观测到稳定的周期波形。用时基乘 10倍（或乘 5）扩展挡展开波形，读取并画下测量波形。3）将 m_Sel0、m_Sel1设置在不同状态，观测并分析测试结果是否满足扰码关系。 2、 0状态现象观测 1） 用示波器同时测量输入数据和加扰数据测试点TP801、TP803的波形，测量时TP803点信号做示波器同步触发信号。2） 输入数据选择跳线开关 K801拔下，使输入数据为“0”。关机后再开机，观测 TP803点信号的变化。3）自行设计一个消除“0”状态的电路。3. 解扰数据测试1） 将“解扰模块”中输入数据选择跳线开

25、关 K803设置在 DT位置（下端），输入信号直接来自发端的“加扰模块”输出的发送数据（2.048Mbps）；当输入数据来自“CMI译码模块”和“5B6B译码模块”时，输入时钟选择 K804对应设置在 CLKT位置（右端），该时钟来自发送端电路。此时“加扰模块”和“解扰模块”构成自环工作方式。2）用示波器同时测量“加扰模块”输入数据和“解扰模块”解扰输出数据测试点 TP801、TP806的波形，测量时 TP801点信号做示波器同步触发信号。 3）将 m_Sel0、m_Sel1设置在不同状态，观测加扰和解扰电路是否正常工作。 4）通过 5B6B编译码模块重复上述实验，设置由同学根据电路框图自己考

26、虑解决。 五、实验报告 1、 根据实验结果，画出主要测量点波形； 2、 根据测量结果分析扰码器在全“1”码输入时的均衡特性（平衡性）和游程特性； 3、 设计一个消除“0”状态的电路； 六、结果讨论分析、总结扰码器的作用及特性实验十二 CMI编解码实验一、实验原理和电路说明在实际的基带传输系统中，并不是所有码字都能在信道中传输。例如，含有丰富直流和低频成分的基带信号就不适宜在信道中传输，因为它有可能造成信号严重畸变。同时，一般基带传输系统都从接收到的基带信号流中提取收定时信号，而收定时信号却又依赖于传输的码型，如果码型出现长时间的连“0”或连“1”符号，则基带信号可能会长时间的出现0电位，从而使

27、收定时恢复系统难以保证收定时信号的准确性。实际的基带传输系统还可能提出其他要求，因而对基带信号也存在各种可能的要求。归纳起来，对传输用的基带信号的主要要求有两点：1、对各种代码的要求，期望将原始信息符号编制成适合于传输用的码型；2、对所选码型的电波波形要求，期望电波波形适宜于在信道中传输。前一问题称为传输码型的选择；后一问题称为基带脉冲的选择。这是两个既有独立性又有互相联系的问题，也是基带传输原理中十分重要的两个问题。传输码（传输码又称为线路码）的结构将取决于实际信道特性和系统工作的条件。在光纤数字通信系统中，传输码的结构应具有下列主要特性：1、不受信息源统计特性的影响，即能适应于信息源的变化

28、；2、接收端定时设备简单，使其能方便地从相应的基带信号中获取定时信息；3、尽可能地提高传输码型的传输效率；4、具有内在的检错能力；5、 信息传号密度均匀，使信息变化不引起光功率输出变化，相应保持激光二极管（LD）发热温度恒定，提高LD使用寿命；6、功率谱密度中无直流成分和只有很小的低频成分，可以改善发端光功率检测电路的灵敏度，使输出光功率稳定；7、使可检测的光功率较小，即提高了系统接收灵敏度等等。满足或部分满足以上特性的传输码型种类繁多，主要有：CMI码、mBnB等等，下面将主要介绍CMI码。根据CCITT建议，CMI码一般作为PCM四次群数字中继接口的码型。同时，CMI码也是我国目前主要采用

29、的传输码之一。CMI编码规则见表1所示：表1 CMI的编码规则输入码字编码结果001100/11交替表示因而在CMI编码中，输入码字0直接输出01码型，较为简单。对于输入为1的码字，其输出CMI码字存在两种结果00或11码，因而对输入1的状态必须记忆。同时，编码后的速率增加一倍，因而整形输出必须有2倍的输入码流时钟。在这里CMI码的第一位称之为CMI码的高位，第二位称之为CMI码的低位。在CMI解码端，存在同步和不同步两种状态，因而需进行同步。同步过程的设计可根据码字的状态进行：因为在输入码字中不存在10码型，如果出现10码，则必须调整同步状态。在该功能模块中，可以观测到CMI在译码过程中的同

30、步过程。CMI码具有如下特点：1、 不存在直流分量，并且具有很强的时钟分量，有利于在接收端对时钟信号进行恢复；2、 具有检错能力，这是因为1码用00或11表示，而0码用01码表示，因而在CMI码流中不存在10码，且无00与11码组连续出现，这个特点可用于检测CMI的部分错码。本设备CMI码通过CMI编码模块和CMI译码模块来完成CMI的编码与解码功能。CMI编码模块组成框图如图1所示。CMI编码模块电路原理参见图2所示，其工作原理如下：CMI编码器由：1码编码器、0码编码器、输出选择器组成。1、 1编码器：因为在CMI编码规则中，要求在输入码为1时，交替出现00、11码，因而在电路中必须设置一

31、状态来确认上一次输入比特为1时的编码状态。这一机制是通过一个D触发器来实现，每次当输入码流中出现1码时，D触发器进行一次状态翻转，从而完成对1码编码状态的记忆（1状态记忆）。同时，D触发器的Q输出端也将作为输入比特为1时的编码输出（测试点TP905）。2、 0编码器：当输入码流为0时，则以时钟信号输出做01码。图2 CMI编码模块电路原理图3、 输出选择器：由输入码流缓冲器的输出Q用于选择是1编码器输出还是0编码器 输出。输入码经过编码之后在测试点TP903上可测量出CMI的编码输出结果。m序列产生器：m序列产生器输出受码型选择跳线开关K902控制，产生不同的特殊码序列。当K902设置在2_3

32、位置（左端）时，输出1110010PN序列；当K902设置在1_2位置（右端）时，输出111100010011010PN序列。输入数据选择跳线开关K901设置在m位置时（右端），CMI编码器输入为m序列产生器输出数据，此时可以用示波器观测CMI编码输出信号，验证CMI编码规则。错码发生器：为验证CMI编译码器系统具有检测错码能力，可在CMI编码器中人为插入错码。将K903设置在Error位置（右端）时，插入错码，否则设置在N位置（左端）时，无错码插入。随机序列产生器：为观测CMI译码器的失步功能，可以产生随机数据送入CMI译码器，使其无法同步。先将输入数据选择跳线开关K901设置在Dt位置（左

33、端），再将跳线开关K904设置在测试T位置（右端），CMI编码器将选择内部一个不符合CMI编码关系的随机信号序列数据输出。正常工作时，跳线开关K904设置在使能EN位置（左端）。在CMI编码模块中，测试点的安排如下：1、 TP901：发送数据（1.024Mbps）2、 TP902：发送时钟（1.024MHz）3、 TP903：编码输出（2.048Mbps）4、 TP904：输出时钟（2.048MHz）5、 TP905：1状态6、 TP906：加错指示CMI译码模块组成框图如图3所示。CMI译码模块电路原理参见图4所示，其工作原理如下：CMI译码电路由串并变换器、译码器、同步检测器、扣脉冲电路等

34、电路组成。1、 串并变换器：输入的2048Kbps的CMI码流首先送入一个串并变换器，在时钟的作用将CMI的编码码字的高位与低位码子分路输出。2、 CMI译码器：当CMI码的高位与低位通过异或门实现CMI码的译码。由于电路中的时延存在差异，输出端可能存在毛刺，又进行输出整形。译码之后的结果可2.048Mbps1.024Mbps1.024Mbps2.048Mbps图4 CMI编码模块电路原理图在TPA03上测量出来，其与TP901的波形应一致，仅存在一定的时延。3、 同步检测器：根据CMI编码的原理，CMI码同步时不会出现10码字（不考虑信道传输错码）；如果CMI码没有同步好（即CMI的高位与低

35、位出现错锁），将出现多组10码字，此时将不正确译码。同步检测器的原理是：当在一定时间周期内，如出现多组10码字则认为CMI译码器未同步。此时同步检测电路输出一个控制信号到扣脉冲电路扣除一个时钟，调整1bit时延，使CMI译码器同步。CMI译码器在检测到10码字时，将输出错误指示（TPA07）。4、 测试点TPA05是调整观测周期。在CMI译码模块中，测试点的安排如下：1、 TPA01：输入数据（2.048Mpbs）2、 TPA02：输入时钟（2.048MHz）3、 TPA03：译码输出（1.024Mpbs）4、 TPA04：输出时钟（1.024MHz5、 TPA05：检测周期6、 TPA06：

36、扣除时钟7、 TPA07：错误指示二、实验仪器1、 JH5002型光纤通信原理综合实验系统一台2、 100MHz数字存储示波器一台三、实验目的1、 掌握CMI码的编码规则2、 熟悉CMI编译码系统的特性四、实验内容首先，将“发送定时模块”（面板左下方）方式选择开关 KJ02设置在 CMI位置（左端）；将“光纤收发模块”（面板右边中部）发送数据选择开关 KE01设置在 CMI位置（左端）；将“解扰模块”（面板下边中部）输入数据选择开关 K803设置在 CMI位置（上端）；将“接收定时模块”信号输入选择开关 KD03设置在 DT位置（右端），建立自环信道。将“CMI编码模块”输入信号选择跳线开关K

37、901设置在m位置（右端）；加错使能跳线开关K903设置在无错N位置（左端）；m序列码型选择开关K902设置在1_2位置（左端），产生7位周期m序列；将输出数据选择开关K904设置在EN位置，选择CMI编码数据输出。1. CMI码编码规则测试（1） 用示波器同时观测CMI编码器输入数据（TP901）和输出编码数据（TP903）。观测时用TP901同步，仔细调整示波器同步。找出并画下一个m序列周期输入数据和对应编码输出数据波形。根据观测结果，分析编码输出数据是否与编码理论一致。（2） 将K902设置在2_3位置（右端），产生15位周期m序列，重复上一步骤测量。画下测量波形，分析测量结果。2. 1

38、码状态记忆测量（1） 用示波器同时观测CMI编码器输入数据（TP901）和1码状态记忆输出（TP905）。观测时用TP901同步，仔细调整示波器同步。画下一个m序列周期输入数据和对应1码状态记忆输出数据波形。根据观测结果，分析是否符合相互关系。（2） 将K902设置在1_2位置，重复上述测量。画下测量波形，分析测量结果。3. CMI码解码波形测试用示波器同时观测CMI编码器输入数据（TP901）和CMI解码器输出数据（TPA03）。观测时用TP901同步。验证CMI译码器能否正常译码，两者波形除时延外应一一对应。4. CMI码编码加错波形观测跳线开关K903是加错控制开关，当K903设置在ER

39、ROR位置时（右端），将在输出编码数据流中每隔一定时间插入1个错码。TP906是发端加错指示测试点，用示波器同时观测加错指示点TP906和输出编码数据TP903的波形，观测时用TP903同步。画下有错码时的输出编码数据，并分析接收端CMI译码器可否检测出。5. CMI码检错功能测试首先将输入信号选择跳线开关K901设置在Dt位置（左端）；将加错跳线开关K903设置在Error位置，人为插入错码，模拟数据经信道传输误码。（1） 用示波器同时测量加错指示点TP906和CMI译码模块中检测错码指示点TPA07波形。（2） 将输入信号选择跳线开关K901设置在m位置（右端），将m序列码型选择开关K90

40、2设置在1_2位置（或2_3），重复（1）试验。观测测量结果有何变化。（3） 关机5秒钟后再开机，重复（2）试验。认真观测测试结果有何变化（注：可以重复多测试几次关机后再开机）。问题与思考：为什么有时检测错码检测点输出波形与加错指示波形不一致？6. CMI译码同步观测CMI译码器是否同步可以通过检测错码检测电路输出反映出。当CMI译码器未同步时，错码将连续的检测出。观测时，将输入信号选择跳线开关K901设置在Dt位置（左端），输出数据选择开关K904设置在T位置（输出非CMI码数据流，使接收端无法同步）。（1） 用示波器测量失步时的检测错码检测点（TPA07）波形。（2） 将K904设置在EN

41、位置，检测错码检测点波形应立刻同步。7. 抗连0码性能测试（1） 将输入信号选择跳线开关K901拔去，使CMI编码输入数据悬空（全0码）。用示波器测量输出编码数据（TP903）。输出数据为01码，说明具有丰富的时钟信息。（2） 测量CMI译码输出数据是否与发端一致。（3） 观测译码同步信号。五、实验报告1、 画出主要测量点波形；2、 根据测量结果，总结接收时钟受发送数据影响情况；六、结果讨论CMI码是否具有纠错功能？实验十三 5B6B编译码实验一、实验原理和电路说明5B6B线路码型是国际电报电话咨询委员会（CCITT）推荐的一种国际通用光纤通信系统中采用的线路码型，也是光纤数字传输系统中最常用

42、的线路码型。5B6B线路码型有很多优点：码率提高的不多、便于在不中断业务情况下进行误码监测、码型变换电路简单，它是我国及世界各国四次、五次群光纤数字传输系统最常采用的一种码型。采用5B6B线路码型的光纤通信系统中，设置在发端的5B6B编码器，将要传输的二进制数字信号码流变换为5B6B编码格式的信号码流；设置在收端的5B6B译码器，将接收到的5B6B线路码型信号还原成原二进制数字信号。通常，编、译码器由码型变换电路、时序控制电路、码组同步电路以及误码监测电路几部分组成。（一）5B6B码型编码器1、 编码规则及码表选择5B6B线路码型编码是将二进制数据流每5bit划分为个字组，然后在相同时间段内按

43、一个确定的规律编码为6bit码组代替原5bit码组输出。原5bit二进制码组有25共32种不同组合，而6bit二进制码组有26共64种不同组合。6bit码组的64种组合中码组数字和d值分布情况是：d0的码组有C63 =20个d2的码组有C62 + C64=30个d4的码组有C61 +C65 =12个d6的码组有C60 +C66 =2个选择6bit码组的原则是使线路码型的功率谱密度中无直流分量，最大相同码元连码和小，定时信息丰富，编码器、译码器和判决电路简单且造价低廉等等。据此原则选择6bit码组的方法为：d4、d6的6bit码组舍去（共14种），作为禁止码组（或称“禁字”）处理。d0、d2的六

44、位码组都有取舍，并且取两种编码模式：一种模式是d0、2，称模式I；另一种模式是d0、2，称模式II。当采用模式I编码时，遇到d2的码组后，后面编码就自动转换到模式II，在模式II编码中遇到d2的码组时编码又自动转到模式I。表1 5B6B1和5B6B2编码表序号输入二元码组（5bit）输出二元码组（6bit） 5B6B1 （00） 5B6B2 （01）模式1模式2模式1模式20000000001110001110101111010001000010111000111001001110110002000101100011100010110111001003000111010011010010001

45、110001114001000110100110101010110101005001010100110100110010110010116001101011001011000011010011017001111110010001100011100011108010001001101001101100110011009010010101010101010100110100111001010010111101000010101010101110101110011101100001011001011012011001010110101000110010110011301101011110100001

46、011010011010140111010111001000101110001110015011111101001101001011010100101610000001011001011011101100010171000101110110001010001110001118100100110111001001001011001011910011110101001010100110100110201010011011000100110100110100121101011110100001011010101010102210110101010101010101100101100231011101

47、100101100111010100101024110001011010100101100011100012511001001101001101110010110010261101011001011001011010011010027110110101100101101110010001102811100100101100101111000111000291110110001110001110111001000130111100011100011101101100010013111111111000111000111010000101把上述码组进行编码能产生多种5B6B编码表。一般常用的编码表

48、是5B6B1、5B6B2、5B6B3、5B6B4、5B6B5和5B6B6六种，其分别见表3.3.1、表3.3.2和表3.3.3所示。表2 5B6B3和5B6B4编码表序号输入二元码组（5bit）输出二元码组（6bit） 5B6B3 （10） 5B6B4 （11）模式1模式2模式1模式20000001010110101001000101010111000010111000111001010101010102000101100011100011010011010013000111010011010011010001110004001000110100110101100101100105001010

49、100110100110010101110106001101011001011000010110010117001111110010001100110100110108010001001101001101001101001109010010101010101011001001011101001010010111101000101100101100110101110011101100011010011010012011001100110001110001101101101301101011110100001001110001110140111010111001000101011001011015

50、011111101001101000101000111101610000001011001011100011100011171000101110110001000010111010118100100110111001000010011110011910011111000001100001101001101201010011011000100101000111001121101011110100001010101010101012210110101010101010110001110001231011101100101100101100001110124110001011010100101000

51、011001112511001001101001101100101100101261101011001011001001100101100127110110101100101100011001011012811100100101100101010011010011291110110001110001100011101011130111100011100011100100100110113111111110101001010011100011100表3 5B6B5和5B6B6编码表序号输入二元码组（5bit）输出二元码组（6bit）5B6B55B6B6模式1模式2模式1模式20000001100

52、101100101101011000101000011100111000011001110000112000101101101000101011010001013000111000111000110011110001114001001101011001000110110010015001011001011001010010110010116001101001101001100011010011017001111001110001110011100011108010001010111010000101110100019010011010011010010100110100111001010101

53、010101010010101010101110101100101100101101011001011012011001011001011000110010110011301101101101000101011010011010140111010111000011001110001110015011110011100011100111100001101610000110001110001111001100001171000111100101000110001110001118100101110100100101001011001011910011010011010011100110100110201010011010011010010100110100121101010101010101011010101010102210110010110010110101100101100231011101011101010010111010100024110001