立项_方案设计报告

1、进机号 分类号 所藏号 密别 阶段 标记 名称名称 hy-2 陀螺陀螺 ltu 线路盒专线路盒专 用测试设备用测试设备 方案设计报告方案设计报告 编号编号 共共 页页 编编 写：写： 校校 对：对： 审审 核：核： 会会 签：签： 标标 检：检： 批批 准：准： 北京康拓科技开发总公司北京康拓科技开发总公司 目录目录 1概述概述.6 2引用文件引用文件.6 3需求分析需求分析.6 3.1整体结构.6 3.2专用电源.7 3.3测控箱.7 3.3.1脉冲采样要求.7 3.3.2恒流源要求.7 3.3.3模拟信号测量要求.8 3.4计算机.8 3.4.1测控箱前面板.8 3.4.2测控箱后面板.9

2、 3.5被测对象总结.9 4测试设备硬件方案设计测试设备硬件方案设计.9 4.1测控箱.9 4.1.1apci5096.11 4.1.2gx5871.11 4.1.3gx5872.12 4.1.4gxrcio.13 4.1.5apci5488.13 4.1.6apci5487.14 4.1.7gx5488.14 4.1.8gxjdq.15 4.1.9ztli1.15 4.1.10前面板设计.16 4.1.11后面板设计.17 4.2电源箱.18 4.2.1电源输入指标.18 4.2.2输出电压及功率.18 4.2.3调整率.18 4.2.4显示精度.18 4.2.5保护功能.18 4.2.6输

3、出纹波.19 4.2.7程控.19 4.3上位机.19 4.4温度传感器.20 4.5展开箱.20 4.6测试电缆.20 5信号处理方法信号处理方法.21 5.1单脉冲信号输出.21 5.2脉冲宽度采集.22 5.3连续脉冲输出.22 5.4个数脉冲输出.23 5.5连续脉冲计数.24 5.6定时脉冲计数.24 5.7触发脉冲计数.25 5.8动量轮转速采集.25 5.9异步串口发送.27 5.10异步串口接收.29 5.11串口应答.30 6软件方案软件方案.33 6.1软件需求分析.33 6.2软件开发与运行平台.33 6.3测控箱软件设计方案.33 6.4测控箱软件主要模块流程图.33

4、6.5计算机软件设计方案.33 7接口设计接口设计.33 7.1机械接口.33 7.2电接口.33 7.2.1rs422接口电路.33 7.2.2脉冲输出.34 7.2.3脉冲输入.35 7.2.4模拟量采集.35 7.2.5模拟量输出.36 7.2.6恒流源输出.36 7.2.7电源电压调理.36 7.2.8电源电流调理.37 7.2.9继电器控制.37 8可靠性设计可靠性设计.38 9安全性设计安全性设计.38 9.1对测试人员的安全性设计.38 9.2对被测对象的安全性设计.38 9.3对测试设备的安全性设计.39 10热设计热设计.39 11可维修性设计可维修性设计.40 12可校准性

5、设计可校准性设计.41 13电磁兼容性设计电磁兼容性设计.41 14产品售后服务产品售后服务.42 15遗留问题遗留问题.42 16结论结论.42 附录附录 a 设备清单设备清单.43 附录附录 b 文件清单文件清单.44 comment a1: 注意，该部分为 需求分析，是分析任务书需 求，而不是简单的复值任务 书。 1 概述概述 本文根据zy-3 惯性姿态敏感器地面测试设备任务介绍了并 zy-3 惯性姿态敏感器地面测试设备（以下简称测试设备）的设计， 主要内容包括：方案选择、系统组成、工作原理、对外接口、可靠 性、安全性以及其它方面的描述。 2 引用文件引用文件 任务书编号xx 测试设备任

6、务书 gjb1622-93航空电气和电子设备的测试设备通用规范 gjb450a-2004装备可靠性工作通用要求 qj2109.2-91专用测试设备通用设计要求 q/w 416-93卫星电气测试设备安全要求 企业标准 q/hdktk002-2007apci5000 系列工业控制机技术规范 3 需求需求分分析析 3.13.1整体需求整体需求 总体描述测试设备的需求，并提供测试系统整体框图。一般可 从任务书中提炼。 3.23.2功能与组成功能与组成 较为详细地描述测试设备的需求，一般可从任务书中提炼。 测试设备包括测控箱、专用电源、计算机、高精度数字电压表 和存储示波器、高精度低速转台、陀螺测试工装

7、等。测试系统结构 图如图 1 所示 comment a2: 任务书要求的各 组成部分，和系统结构图。 comment a3: 描述被测对象 comment a4: 电源整体指标， 有其他要求时，也一并列出 被测试产品 计算机 专用电源 测控箱 陀螺组件2 陀螺线路2 （6通道） 陀螺组件1 陀螺线路1 （3通道） 图 1 测试系统结构图 被测对象含 4 件产品：陀螺组件 1 和陀螺线路 1 为 3 通道惯性 姿态敏感器、陀螺组件 2 和陀螺线路 2 为 6 通道惯性姿态敏感器。 3.33.3 设备各组成部分的性能指标或要求设备各组成部分的性能指标或要求 较为详细地描述测试设备的性能指标要求，一

8、般可从任务书中 提炼。 3.3.1 专用电源专用电源 根据任务书要求，本测试设备需为被测对象提供 n 路电源。 指标如下： 通道电压值范围电流精度纹波 电源 128v 15 10a1750mv(p-p) 电源 220v 15 2.5a1200mv(p-p) 3.3.2 脉冲采样要求脉冲采样要求 测控箱可以对陀螺输出的 42 路脉冲信号进行计数，可以设置采 样频率、采样个数，并在测控箱前面板显示。脉冲计数可以设为定 周期模式或者累加模式，可通过计算机对脉冲计数进行采集控制和 显示、存储处理。采样计数周期从 0.05s1min 可以设定。定时精度 comment a5: 列出通道数量和 各信号的技

9、术指标。 comment a6: 同上 comment a7: 同上 要求优于 10-5秒，脉冲计数精度10-5。脉冲量特性见表 1。 表 1脉冲量特性 脉冲高电平脉冲低电平脉冲宽度输出阻抗脉冲频率通道数 陀螺线路 145.5v01.0v 45s150k 050khz6 陀螺线路 2812v01.0v 45s20k 050khz12*3=36 3.3.3 恒流源要求恒流源要求 要求输出 3 路恒流源，各路间相互隔离。每一路恒流源的输出 为浮地。恒流源输出的范围为：-8ma8ma；恒流源输出的大小和 极性可通过计算机控制输出；恒流源输出的稳定精度能够满足最大 误差小于 210-4ma。 3.3.

10、4 模拟信号测量要求模拟信号测量要求 要求测量 9 个陀螺测量通道输出共 36 路电压信号。被测信号输 出阻抗5k。电压测量精度误差0.01v。各路待测模拟信号特性见 表 2。 表 2 模拟信号特性表 信号类别数量信号特性 温度信号905（0.2）v 马达信号90（0.04）5（0.04）v 速率信号90（0.2）5（0.2）v 应急信号9-5（0.5）5（0.2）v 3.3.5 计算机计算机 主流配置。 3.3.6 测控箱前面板测控箱前面板 a. 液晶显示屏。 b. 显示屏上显示测试数据和参数设置，并且能进行各种功能设 定和界面切换。液晶屏下方为多功能按键,根据液晶屏上显示对 应的功能操作。

11、 c. 产品加电/切电开关（每个开关都有指示灯） 。 comment a8: 根据需求定 comment a9: 需求而定 comment a10: 上述被测对象 信号总结。该小节非常必要。 d. 采用非自锁开关,开关按下一次,产品加电,指示灯亮;再按下一 次,产品断电,指示灯熄灭.要求能够通过程序控制产品加电和切 电,并且通过指示灯显示当前加电状态.即指示灯亮,表示产品对 应电源已经加上;指示灯灭,表示产品对应电源已经切断. e. 220v 电源开关（有指示灯） 。 f. 测控箱使用的电源的加电/切电开关.特别注意,应将测控箱使 用的电源与产品使用的电源严格分开,不得共用电源. g. usb

12、/键盘/鼠标/显示器接口 h. 可通过前面板插入键盘/鼠标后操作测控箱软件.通过 usb 传 递数据。 3.3.7 测控箱后面板测控箱后面板 后面板上部为电压和负载电阻测试孔，要求测试孔应无金属裸 露，以防止电源短路。最好设计有保护盖，在不使用时可以盖上并 锁紧。 插座的接点定义要求见接点定义 ids 表文件。 接地桩与机壳的搭接电阻小于 10m，接地桩与电源地和信号 的绝缘电阻大于 20m。 3.43.4被测对象总结被测对象总结 主要功能由测控箱完成。测控箱处理的各种信号类型和通道数 量见表 3 表 3 测控箱处理信号统计 信号类型信号类型通道数量 脉冲计数见表 142 模拟量采集见表 23

13、6 恒流源输出-8ma8ma3 温度传感器-50+1008 电源电压见电源要求6 电源电流见电源要求20 电源控制见电源要求20 4 方案确定和系统构成方案确定和系统构成 4.14.1方案确定方案确定 本测试设备的设计的确定应依据以下原则： a.充分考虑任务书的要求； b. 总结我公司设计类似测试设备的成功经验； c.选用的设备从技术上看应有一定的先进性； d. 系统易更新、易扩展、可靠性高、易维护。 根据以上的设计原则，我们选用了 apci 总线的一体化工控机 作为测试设备的核心。 4.24.2设备的组成设备的组成 测试设备主要包括测控箱、电源箱、上位计算机、展开箱、配 套电缆。系统结构见图

14、 2。 控 制 器 模 块 脉 冲 输 出 模 块 1 电 源 模 块 串 口 通 信 模 块 液晶屏 被测设备 同 步 脉 冲 数 出 模 块 电 源 控 制 模 块 继电器模块 脉 冲 输 出 模 块 2 d a 模 块 a d 模 块 前面板控制按钮 电 源 箱 电 源 输 出 电源箱上位计算机 测控箱 配套电缆 图 2 系统结构图、 comment a11: 删除设备中不 使用的方法 测控箱箱体内安装控制器和各种扩展卡，控制器上安装 windows 操作系统。在无上位机的情况下，测控箱可独立工作。 5 设备技术指标和实现方法设备技术指标和实现方法 主要技术指标和使用的实现方法见表 4。

15、 表 4 主要指标和实现方法 信号名称技术指标实现方法 脉冲频率025khz 可调24mhz 时钟分频 脉冲脉宽 （正） 45s24mhz 时钟计数 异步串口115.2kbps24mhz 时钟 fpga ad/da12 位采用 16 位的芯片 5.15.1单脉冲信号输出单脉冲信号输出 单脉冲信号输出使用 fpga 实现。 逻辑采用模块化设计。实现该功能共使用 3 个模块，分别是分 频模块、触发模块和计数输出模块。 分频模块：将板上的主时钟分频为计数时钟，将计数时钟送给 计数输出模块进行计数。 触发模块：监测总线上的控制，将触发信号送给计数输出模 块。 计数输出模块：监测到触发信号后开始输出指令

16、并开始进行计 数，计数符合要求的数据后，接收指令输出。 模块结构如图 3 所示： 分频模块 触发模块 计数输出模块 指令输出 计数时钟 触发信号 外时钟 总线控制 comment a12: 根据任务需求 comment a13: 任务书要求 图 3 单脉冲信号输出框图 在该系统中外时钟为 24mhz，将主时钟分频为 1khz（1ms）的 计数时钟。计数输出模块输出指令脉宽的误差会小于 1ms。满足任 务要求的10ms。 5.25.2脉冲宽度采集脉冲宽度采集 脉冲宽度采集使用 fpga 实现。 该逻辑采用模块化设计。实现该功能共使用 3 个模块，分别是 分频模块、数据处理模块和计数模块。 分频模

17、块：将板上的主时钟分频为计数时钟，将计数时钟送给 计数输出模块进行计数。 计数模块：在脉冲信号开始时开始进行计数，在脉冲信号结束 时结束计数并将数据送给数据处理模块。 数据处理模块：监测计数模块是否有新的数据，将数据送给总 线进行读取。 模块结构如图 4 所示： 分频模块 计数模块 分频后时钟外时钟 被测信号 数据处理模块 计数 结果 总线取数 图 4 脉冲宽度采集功能框图 在该系统中外时钟为 24mhz，将主时钟分频为 10khz（0.1ms） 的计数时钟。计数模块采集的脉宽误差会小于 0.1ms。满足任务要求 的0.25ms。 脉冲宽度 = 计数结果 0.1ms 5.35.3连续脉冲输出连

18、续脉冲输出 连续脉宽输出使用 fpga 实现。 连续脉冲输出主要有两个参数：频率和占空比。 逻辑采用模块化设计。实现该功能共使用两个模块，逻辑控制 comment a14: 任务书要求 模块和脉冲输出模块。 逻辑控制模块：设置各种参数。 脉冲输出模块：根据设置参数输出脉冲。 模块结构如图 5 所示： 逻辑控制 脉冲输出模块 使能信号 高电平参数nh 低电平参数nl 脉冲输出 图 5 连续脉宽输出功能框图 其中高电平参数（nh）和低电平参数（nl）为板上主时钟个 数，在脉冲输出模块中对主时钟进行计数。初始状态输出低电平。 监测到使能信号后开始计数，当计数值等于 nl 后设输出电平为 高，计算器清

19、零，当计数值等于 nh 后设置输出电平为低。 lh nn 主时钟频率 脉冲频率 lh h nn n 占空比 在该系统中主时钟为 24mhz。要求高电平宽度为 45s。则： nh=241064.5106=108 h 6 l n 1024 n 输出脉冲频率 5.45.4个数脉冲输出个数脉冲输出 个数脉宽输出使用 fpga 实现。 个数脉冲输出主要有两个参数：脉冲个数、频率和占空比。 逻辑采用模块化设计。实现该功能共使用两个模块，逻辑控制 模块和计数脉冲输出模块。 逻辑控制模块：设置各种参数。 计数脉冲输出模块：根据设置参数输出脉冲。 模块结构如图 6 所示： comment a15: 同上 逻辑控

20、制 计数脉冲输出 模块 使能信号 高电平参数nh 低电平参数nl 脉冲输出 输出脉冲个数 图 6 个数脉宽输出功能框图 其中高电平参数（nh）和低电平参数（nl）为板上主时钟个 数，在脉冲输出模块中对主时钟进行计数。初始状态输出低电平。 监测到使能信号后开始计数，当计数值等于 nl 后设输出电平为 高，计算器清零，当计数值等于 nh 后设置输出电平为低。当输出 脉冲个数等于设置值时停止脉冲输出。 lh nn 主时钟频率 脉冲频率 lh h nn n 占空比 在该系统中主时钟为 24mhz。要求高电平宽度为 45s。则： nh=241064.5106=108 h 6 l n 1024 n 输出脉

21、冲频率 5.55.5连续脉冲计数连续脉冲计数 连续脉冲计数使用 fpga 实现。 该逻辑采用模块化设计。实现该功能共使用两个模块，分别是 计数模块和数据处理模块。 计数模块：对被测信号进行计数。 数据处理模块：对计数结果进行处理。 模块结构如图 7 所示： 计数器 脉冲 数据处理模块 计数结果总线读取 图 7 连续脉冲计数功能框图 计数结果直接送给控制器读取。 5.65.6定时脉冲计数定时脉冲计数 定时脉冲计数使用 fpga 实现。 该逻辑采用模块化设计。实现该功能共使用三个模块，分别是 定时器模块、计数模块和数据处理模块。 定时器模块：输出指定时间宽度的脉冲，该脉冲作为计数器使 能信号。 计

22、数模块：对被测信号进行计数。 数据处理模块：对计数结果进行处理。 模块结构如图 8 所示： 计数器 被测脉冲 数据处理模块 计数 结果 总线读取 定时器模块 定时脉冲 连接计数器使能 定时参数 图 8 连续脉冲计数逻辑模块图 定时脉冲连接计数器使能。计数结果直接送给控制器读取。 5.75.7触发脉冲计数触发脉冲计数 触发脉冲计数使用 fpga 实现。 该逻辑采用模块化设计。实现该功能共使用两个模块，分别是 计数模块和数据处理模块。 计数模块：对被测信号进行计数。 数据处理模块：对计数结果进行处理。 模块结构如图 9 所示： 计数器 被测脉冲 数据处理模块 计数 结果 总线读取 触发信号 连接计

23、数器使能 图 9 个数脉冲计数逻辑模块图 触发信号连接计数器使能信号。计数结果直接送给控制器读 取。 comment a16: 也可能是 cmg 5.85.8动量轮转速采集动量轮转速采集 动量轮转速采集使用 fpga 实现。 逻辑采用模块化设计。实现该功能共使用三个模块，分别逻辑 控制模块、数据 fifo 模块和脉冲周期计数模块。 逻辑控制模块：处理数据 fifo 中的数据。 数据 fifo 模块：对采集的数据进行缓存。 脉冲周期计数模块：对动量轮转速脉冲进行脉冲周期计数。 模块结构如图 10 所示： 脉冲周期计数 模块 数据 fifo 模块 数据n 计数结果 转速脉冲 d1 d2 d3 d2

24、4 逻辑控制模块 主时钟 将n循 环写 入 d1 d24 总线 图 10 动量轮转速采集功能框图 系统中主时钟使用 24mhz 的晶振，脉冲周期计数是指相邻的两 个动量轮转速脉冲之间的主时钟个数。 在逻辑控制模块中内为每个通道设有 24 个 32 位的缓存器，命 名为 d1到 d24，存储动量轮转动 1 周输出的连续 24 个脉冲的周期， 采用 32 位计数器，通过 24mhz 晶振进行计数，记录动量轮转速脉 冲上升沿间的时间。如图 11 所示： 第1个脉冲第2个脉冲第24个脉冲第25个脉冲 n1n2n24n25 转 速 脉 冲 图 11 脉冲个数说明示意图 计数采用 32 位计数器，n1为第

25、 1 个脉冲和第 2 个脉冲间 comment a17: 计数能否满足 任务书要求 24mhz 时钟的个数，n2为第 2 个脉冲和第 3 个脉冲间 24mhz 时钟 的个数，依此类推，n24为第 24 个脉冲和第 25 个脉冲间 24mhz 时 钟的个数。 脉冲周期计数模块将 n 按顺序填写的 fifo 中，逻辑控制模块 则也会按顺序将 n 读出。 将 n1写到缓存器 d1内，将 n2写到缓存器 d2内，依此类推， 将 n24写到缓存器 d24内，将 n25写到缓存器 d1内，此时进行下一 周期的计数。这样板中这 24 个缓存器为连续的 24 个动量轮转速脉 冲的数据。 总线在一个采样周期内全

26、部这 24 个缓存器的数据，进行运算处 理就可以得到稳定的动量轮的转速值。运算过程为： 先得到频率是 24mhz 时钟的周期 t，单位秒； （1） 6 1 t(s) 24 10 动量轮转动 1 周所用时间 t，单位秒， 为第 i 个缓存器中的id 计数值，为 24 个缓存器中脉冲计数的总和； 24 1di i t=t （2） 24 1d ( )i i s 动量轮的转速单位为 rpm，即每 60s 转动的圈数。得到动量轮 转速v （3）rpm 60 t v 将公式（1） 、 （2）代入公式（3）得到动量轮转速的计算公式 为： rpm i v i 24 1 9 d 101.44 通过这种方法可以精

27、确算出动量轮的转速，避免安装工艺误差 造成的转速计算误差。 这种测试方法的误差来源主要有两个方面： 在本设备中主时钟使用？mhz 晶振，经过计数误差为？ 5.95.9异步串口发送异步串口发送 异步串口发送使用 fpga 实现。 逻辑采用模块化设计。实现该功能共使用三个模块，逻辑控制 模块、发送 fifo 模块和数据发送模块。 逻辑控制模块：对数据发送模块进行参数设置，向 fifo 模块中 填写发送数据。 发送 fifo 模块：对发送的数据进行缓存。 数据发送模块：根据设置和发送 fifo 中的数据。 模块结构如图 12 所示： 逻辑控制模块 总线 数据发送模块 参数设置 发送数据 数据输出 发

28、送 fifo 模块 发送数据 图 12 异步串口发送功能框图 逻辑控制模块设置的参数主要包括，波特率、校验位、停止位 和字节间延时。各参数的设置方法如下： 校验位设置：0 为无校验，1 为奇校验，2 为偶校验。 停止位设置：0 为 1 停止位，1 为 2 停止为。 波特率可设置为任意波特率，板上以 24mhz 作为时钟，波特率 设置参数为 24mhz 的时钟个数。 24mhz 的时钟周期 t 为： 6 1 t(s) 24 10 串口发送 1 个数据位的时间 t 为： st baudrate 1 波特率设置参数 n 为： baudrate 1024 t t 6 n 字节间延时采用 16 位计数器

29、，设置的参数为 24mhz 的时钟个 数。计数器的计数范围是 065535，乘以 24mhz 的时钟周期 t，得 到可设置的字节间延时范围是 02.37ms。设置参数 n为： )( )(1024 6 s s n 延时时间 发送 fifo 模块有空标志和满标志，深度默认设置为 512。逻辑 控制模块一次最多可写入 512 字节数据。该深度可根据实际应用中 的不同需求进行设置。 数据发送模块初始运行在检测 fifo 数据状态，当检测到 fifo 的空标识为假时，开始从 fifo 中读出数据发送。依次发送起始位、 数据位（先发送低字节） 、校验位（设置有校验位时）和停止位，发 送完成后判断字节间延时

30、是否设置为零，不为零时等待字节间延 时，完成一个字节的发送，返回到检测 fifo 数据状态。 5.105.10 异步串口接收异步串口接收 异步串口接收使用 fpga 实现。 逻辑采用模块化设计。实现该功能共使用三个模块，逻辑控制 模块、接收 fifo 模块和数据接收模块。 逻辑控制模块：对数据接收模块进行参数设置，读 fifo 模块中 的接收数据，读数据接收模块的数据状态。 接收 fifo 模块：对接收的数据进行缓存。 数据接收模块：根据设置接收串口数据，将数据写入接收 fifo 中，判断接收数据的状态。 模块结构如图 13 所示： 逻辑控制模块数据接收模块 参数设置 接收 fifo 模块 接

31、收数据接收数据 总线 接收数据状态 数据接收 图 13 异步串口接收功能框图 逻辑控制模块设置的参数主要包括，波特率、校验位、停止位 和采样时间设置。接收数据状态的为接收的数据是否符合参数设 置。各参数的设置方法如下： 校验位设置：0 为无校验，1 为奇校验，2 为偶校验。 停止位设置：0 为 1 停止位，1 为 2 停止为。 接收数据状态：数据格式是单字节，低两位有效。第 0 位为 1 表示停止位错误，第 1 位为 1 表示校验位错误。 波特率可设置为任意波特率，板上以 24mhz 作为时钟，波特率 设置参数为 24mhz 的时钟个数。 24mhz 的时钟周期 t 为： 6 1 t(s) 24 10 串口接收 1 个数据位的时间 t 为： st baudrate 1 波特率设置参数 n 为： baudrate 1024 t t 6 n 采样时间设置表示当数据接收模块检测到数据起始位后，何时 开始对数据采样。设置方法和波特率的设置方法相同。默认设置为 波特率的一半，即 n/2。当