教案7(时序逻辑电路).ppt

1、计算机结构与逻辑设计,吴健雄学院09级,（第七次课）,测验评述,画出下面触发器的输出波形,先按基本触发器的方法对S 、R作图,置1,置0,再在保持区域内按D触发器的方法画波形,错误情况,对S、R功能不清楚，有的弄反了，甚至有人将S、R作用时的输出都画成1； 对时钟触发特性不清楚,状态随D信号变化 每个时钟周期一个状态 有的将时钟的触发边沿弄反了； 最多的错误是在S、R 作用以后，时钟作用沿到来之前的状态画得不对，此时对于SR触发器是保持，对于D触发器，则时钟的触发研还未到达，故应保持； 在S=R=0（保持）期间，没有时钟信号的有效边沿作用，状态就不改变,如依照D的变化而变化，是原则性错误。 有

2、人只画了最后的波形无时间参照。,置1,置0,复习触发器的概念,任何门电路都有延迟，因而都有存储器能力，但存储的时间极短（只是门的延迟时间，而且是由电路自身确定的），在一般情况下认为没有存储能力。,如要求门电路的存储器时间足够长，而且存储时间的长短由用户确定，则必须加反馈，使触发信号撤走后可接替该信号维持输出不变，成为基本存储单元。而且必须是正反馈(即门电路必须是恒等器），触发的时间也须维持Tpd以上（Tpd是恒等器的延迟时间。,基本存储单元,基本存储单元是一个正反馈环路，有存储能力，但触发不方便。,为此在保证环路的条件下另加一个触发端，显然该触发信号与反馈信号应是“或”的关系，故将环路中的非门

3、改为或非门，加一输入端S。如用1信号触发，应用正或非门。它对1信号敏感，可使触发器置1。,如欲使触发器置0，则需将另一非门也改成或非门，加另一输入端RSR基本触发器。,基本触发器的特点触发信号一有变化，状态立刻跟着变化用于需要获取某信号变化时刻的场合，可做开关消抖电路。缺点：状态不能受控于某个要求的时刻变化。,要控制触发器在某特定的时刻更新状态加门控电路锁存器特点：在C=1时，触发器透明，如基本触发器一般，状态跟随虽然信号的变化而变化，在C=0时，触发器不能改变状态，将C=0前一刹那触发器的状态锁存。,解决SR会出现同态的问题，加非门D锁存器。存储容易，使用广泛。,D锁存器的缺点C=1期间透明

4、，每个时钟周期状态可能会出现多次变化（干扰空翻）（功能竞态现象）,第2级门应在C=1结束时开启，所以用C=0来控制，可以用 CP通过非门实现，两个触发器组成一个触发器，前者称主触发器，后者称从触发器，合称主从触发器。主触发器在C=1期间透明，每个时钟周期状态可能会出现多次变化，但从触发器只在CP的下降沿变化一次。,主从触发器解决了空翻的问题（每个时钟周期只翻一次，无竞态），缺点主触发器在CP=1期间仍然开门，能接受输入信号，易受干扰。解决竞态的第二个途径，缩短开门时间。方法利用逻辑竞争原理,两个与门只在CP 的上升沿一刹那间开启，只有那时的D信号可以影响触发器的状态。,触发器的功能,前面所讲是

5、触发器的触发方式，在逻辑符号上体现，关系到触发器输出与激励信号之间的时间关系，目的是解决触发时间的控制与竞态问题 触发器的功能是指触发器的输出与激励信号之间的逻辑关系，目的是解决基本触发器的功能缺陷（有同态问题） 已学过的有置0置1（SR）触发器、数据（延迟）触发器（D触发器），还有可控翻转(TE)触发器、翻转（T)触发器和多功能（JK）触发器，用功能表加以区别。,触发方式 功能 基本 电平 主从 维阻 边沿 储存 S R JK D TE T,门电路靠什么实现高、低电平？,用开关代替其中的电阻，利用开关在接通和断开时电阻差别很大形成高、低电平。 条件： RoffR，RonR,开关代替R2非门；

6、 开关代替R1同相传输；,MOS晶体管,D G S,A,F,门电路靠什么实现高、低电平？,两个电阻皆用开关代替，并保证一开一关互补。,如果两个电阻皆用开关代替，情况如何？,互补输出结构的特点是什么？有什么优点与禁忌？,MOS晶体管,NMOS非门,与非门,或非门,缺点,分布电容,Vi由1变0，Vo由0变1 Vi由0变1，Vo由1变1,C充电,C放电,Vo,C充电 C放电,时间常数 = RC,CMOS非门,总线（bus),线与,互补输出严禁线与,既要能线与又要保持电路的特点,自学检查,一，复习题（思考题）,时序逻辑电路与组合电路的区别 电路结构 行为特征,P.402,题3.21,哪些是组合电路 哪

7、些是存储器 什么是外输出?内输出? 外输入?内输入? 输出方程? 激励方程? 状态方程?,时序逻辑电路的描述方法有哪些?其核心是什么?,增加了状态的概念(存储) 增加了流程的概念(时序),外输出=f（外输入，状态） 激励 =g（外输入，状态） 状态 = h（激励，原状态）,状态=h（外输入，原状态）,同左 同左 同左,无 状态表 状态图 流程图,并发语句 过程语句,怎样理解状态？ 状态就是在一组输入信号作用后（不是作用时），新输入信号未作用时，电路的自身的行为表现 状态就是电路所记忆住的东西 状态表现为由各触发器状态按一定顺序排列成的一组代码 组合电路无所谓状态,最简单的存储器件是什么?其存储

8、作用体现在何处?,时序逻辑电路的分析方法 P.402,题3.21,1， 0， 0， 1，,0 1 1 0,1， 0， 0， 1，,0 1 1 0,现态 PS,次态 NS,转换条件 / 输出 0/0,0,0/1,1,坐标是当前状态Qn与当前输入Xn， 内容是下一状态（ Qn+1 ）与当前输出Zn,X / Z,同步时序电路中，通常是每个时钟周期一个状态，由电路的当前输入和当前的状态确定下一个周期的状态。 输出指的是电路的当前输出，而不是下一个周期的输出,n-1 n n+1 n+2,Qn Xn Qn+！ Zn,另一种分析方法,不用状态真值卡诺图而用状态转换真值表,0 1 1 0,1 0 0 1,不用

9、状态图而用状态表,0 1,1，0 0，1,0，1 1，0,移位寄存器的特征是什么？,寄存器 串,阅读MSI器件功能表要注意什么问题？,控制端 功能 有效电平 与时钟同步否？ 优先关系 读功能表的方法 先从最特殊的行读起,清零,保持,保持,右移,左移,置数,移位寄存器的语言描述,I F rising_edge (CP) THEN next_state =D3 ,IF n_CR = 0 THEN next_state nest_state nest_state nest_state null; END CASE; END IF;,M是数组M1，M0，必须事先声明。,移位寄存器的级联方法的要点是什么？,5,6,7,8,各控制端（包括时钟）并联 左边的串行输出接右边的串行输入 左边的串行输入，右边的串行输出作为总的串行输入和串行输出.,试列举移位寄存器的应用,新的思路,布 置自学与实验,自学内容,自学范围 第三章 3.4.3 3.8 重点: 3.4, 3.5 , 3.7, 3.4.3 为什么说计数器的特点是一个“环”? 对计数器的4个定语如何理解? 集成计数器的集联有哪些方法?计数器的进位信号为什么在计至最大数(例如9或15）时产生?这与逢10进一或逢16进一有无矛盾？ 综述集成计数器的功能和应用,自学