精品课程 IC原理 第8章 CMOS数字IC的版图设计.ppt

1、1,第8章 CMOS数字 IC的版图设计,2,目录,8.1 CMOS IC 版图设计技巧 8.2 硅栅CMOS 版图和工艺的关系 8.3 CMOS电路版图举例,3,8.1 CMOS IC 版图设计技巧 1、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。 （2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使寄生PNP管pnp，抑制Latch-up效应，尤其是输出级更应注意。 （3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。 （4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。,4,2、单元配置恰当 （1）芯片

2、面积降低10%，管芯成品率/圆片 可提高1520%。 （2）多用并联形式，如或非门，少用串联形式，如与非门。 （3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。,5,3、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。 扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。 长连线选用金属。 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。 注意VDD、VSS布线，连线要有适当的宽度。 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。,6,4、CMOS电路版图设计对布线

3、和接触孔的特殊要求 （1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。 增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一些。 接VSS的孔尽可能安排在阱的所有边上（P阱）。,7,（2）尽量不要使多晶硅位于p+区域上 多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使多晶硅。

4、（3）金属间距应留得较大一些（3或4） 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。,8,5、双层金属布线时的优化方案 （1）全局电源线、地线和时钟线用第二层金属线。 （2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）。 （3）尽可能使两层金属互相垂直，减小交叠部分得面积。,9,1. 阱做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底 2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4. 有源区注入P+、N+区（select)。做源漏及阱或衬底连

5、接区的注入 5. 接触孔多晶硅，注入区和金属线1接触端子。 6. 金属线1做金属连线，封闭图形处保留铝 7. 通孔两层金属连线之间连接的端子 8. 金属线2做金属连线，封闭图形处保留铝,8.2 硅栅CMOS 版图和工艺的关系,10,N well,P well,CMOS反相器版图流程(1),1. 阱做N阱和P阱封闭图形，窗口注入形成P管和N管的衬底,11,N diffusion,CMOS反相器版图流程(2),2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,12,P diffusion,CMOS反相器版图流程(2),2. 有源区做晶体管的区域（G、D、

6、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,13,Poly gate,CMOS反相器版图流程(3),3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅,14,N+ implant,CMOS反相器版图流程(4),4. 有源区注入P+，N+区（select)。,15,P+ implant,CMOS反相器版图流程(4),4. 有源区注入P+、N+区（select)。,16,contact,CMOS反相器版图流程(5),5. 接触孔多晶硅，注入区和金属线1接触端子。,共用栅,NMOS漏,NMOS源,PMOS漏,PMOS源,NMOS源接VSS孔,PMOS源接VDD孔,17,Metal

7、1,CMOS反相器版图流程(6),6. 金属线1做金属连线，封闭图形处保留铝,in,out,Vss,VDD,18,via,CMOS反相器版图流程(7),7. 通孔两层金属连线之间连接的端子,19,Metal 2,CMOS反相器版图流程(8),8. 金属线2做金属连线，封闭图形处保留铝,input,output,20,VDD,GND,VDD,GND,inverter：,Schematic:,Layout:,input,output,m1,m2,m2,m1,21,1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，

8、在这区域中可做N型和P型各种晶体管，此区一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。,须解释的问题：,22,5. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+注入区比所交有源区要大些。 6. 两层半布线 金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。 7. 三层半布线 金

9、属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。,23,8.3 CMOS电路版图举例,1) 典型N阱CMOS工艺的剖面图 2) Simplified CMOS Process Flow 3) 铝栅、硅栅MOS器件的版图 4) CMOS电路版图举例,24,1)典型N阱CMOS工艺的剖面图,25,CMOS process,p+,p+,p-,26,Process (Inverter)p-sub,P-diffusion,N-diffusion,Polysilicon,Metal

10、,Legend of each layer,contact,N-well,GND,低氧,场氧,p-sub,p+,27,Layout and Cross-Section View of Inverter,In,图例,28,Process,field oxide,field oxide,field oxide,29,2) Simplified CMOS Process Flow,Create n-well and active regions,Grow gate oxide (thin oxide),Deposit and pattern poly-silicon layer,Implant so

11、urce and drain regions, substrate contacts,Create contact windows, deposit and pattern metal layers,30,N-well, Active Region, Gate Oxide,Cross Section,n-well,31,Poly-silicon Layer,32,N+ and P+ Regions,Top View,Ohmic contacts,Cross-Section,33,SiO2 Upon Device & Contact Etching,Top View,Cross-Section,

12、34,Metal Layer by Metal Evaporation,Top View,Cross-Section,35,A Complete CMOS Inverter,Top View,Cross-Section,36,SiO2,FET,37,Transistor - Layout,Diffusion,38,layers,39,Via and Contacts,Diffusion,Metal 2,SiO2,SiO2,Polysilicon,Metal-Diff Contact,Metal-Poly Contact,SiO2,Via,Metal 1,40,Inverter Example,

13、Metal-nDiff Contact,Metal-Poly Contact,Via,VDD,GND,VDD,Metal 2,Metal 1,Metal-nDiff Contact,GND,41,3) 铝栅、硅栅MOS器件的版图,硅栅MOS器件,铝栅MOS器件,42,4) MOS电路版图举例,(1) 铝栅CMOS电路版图设计规则 (2) 铝栅MOS工艺掩膜版的说明 (3) 铝栅工艺CMOS版图举例 (4) 硅栅MOS器件工艺的流程 (5) 硅栅工艺MOS电路版图举例 (6) RS触发器,43,(1) 铝栅CMOS电路 版图设计规则,44,图1的说明 a 沟道长度 3 b GS/GD覆盖 c p

14、+，n+最小宽度3 d p+，n+最小间距3 e p阱与n+区间距2 f 孔距扩散区最小间距 2 g Al覆盖孔 孔 2 3或 3 3 h Al栅跨越p+环 i Al最小宽度4 j Al最小间距3,45,Source/Drain: Photomask (dark field),Clear Glass,Chromium,Cross Section,(2) 铝栅MOS工艺掩膜版的说明,46,Gate: Photomask (dark field),Clear Glass,Chromium,Cross Section,47,Contacts: Photomask (dark field),Clear

15、 Glass,Chromium,Cross Section,48,Metal Interconnects: Photomask (light field),Chromium,Clear Glass,Cross Section,49,(3) 铝栅工艺CMOS反相器版图举例,图2为铝栅CMOS反相器版图示意图。可见，为了防止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p+环包围起来， p沟器件用n+环隔离开，p+、n+环都以反偏形式接到地和电源上，消除两种沟道间漏电的可能。,50,图2 版图分解： 刻P阱 2. 刻P+区/保护环 3. 刻n+区/保护带 4. 刻栅、预刻接触孔 5. 刻接触孔 6. 刻Al 7. 刻纯化孔,P+区保护环,n+区/保护带,51,版图分解： 1. 刻P阱 2. 刻P+区/环 3. 刻n+区 4. 刻栅、预刻接触孔 5. 刻接触孔 6. 刻Al 7. 刻纯化孔,52,版图分解： 1. 刻P阱 2. 刻P+区/环 3.