时序逻辑电路分析.ppt

1、4.2时序逻辑电路的基本概念，4.2.1时序电路的基本构成：必须包含存储电路(触发器构成)，而且其输出被反馈到输入端，与输入变量一起决定电路的输出状态。 特征：任意的时刻输出不仅依赖于该时刻输入，还依赖于原来的状态。 有记忆功能。 外部输入、外部输出、内部输入、内部输出、触发器是构成时序逻辑电路的最主要的单元， 4.2.2时序逻辑电路的分类：时序电路中的触发器的动作特征类别：同步时序电路非同步时序电路向时序电路输出信号的特征类别：毫米波型Mealy型和Moore型的时序电路，4.2.3时序逻辑电路的描述方法：输出方程式： 状态方程式：逻辑方程式状态图状态图时序图、输出方程式、激励方程式、状态方

2、程式状态图状态图，A/Y、4 .时序图、时序逻辑电路这4种记述方式能够相互切换，根据状态表描绘波形图，4.3时序逻辑电路的分析， 4.3.1分析同步时序逻辑电路的一般过程，4.3.3. 4.3.4异步时序逻辑电路的分析实例，时序逻辑电路的分析任务：时序逻辑电路根据输入信号分析其状态和输出信号变化的规律，确定电路的逻辑功能。 时序电路的逻辑能量由其状态和输出信号的变化规律来表现。 因此，分析过程主要列举电路状态表，制作状态图、动作波形图。分析过程的主要表现形式3360，1，1，4.3.1分析同步时序逻辑电路的一般步骤3360，1 .理解电路结构：电路的输入、输出信号、触发器的类型等.确定电路的逻

3、辑功能。 3 .状态转移表、绘图状态图和波形图的列表2 .基于给定时序电路图，() 输出方程、() 每个触发器的激励(驱动)方程(3)状态方程：获得将每个触发器的驱动方程代入其特性(状态)方程的状态方程。 例1试试图中所示的时序电路的逻辑功能。 4.3.2同步定时逻辑电路分析示例，电路是由在两个上升沿触发的t触发器构成的同步，Mealy定时电路。 理解：(1)理解电路结构。 (2)通过电路将三个方程组、激励方程组： T0=A T1=AQ0、输出方程组： Y=AQ1Q0、激励方程组代入t触发的特性方程组的状态方程组、(3)通过状态方程组和输出方程组在状态表、A=0停止计数， 电路状态不变A=1时

4、，CP上升沿到来后电路状态值加1，计数到11状态后，y输出1，在下一个CP上升沿电路状态变为00。 输出信号y的下降沿可用于进位动作的触发。 例2试试图中所示的时序电路的逻辑功能。 电路是由在2个下降沿触发的JK触发器构成的波纹型同步时序电路。 理解：1 .理解电路结构。 J2=K2=X Q1、J1=K1=1、Y=Q2Q1、2 .写出以下各逻辑式：决定输出式、激励式、J2=K2=X Q1、j1=k1、电路的逻辑功能. 激励方程组、输出方程组z0=q0z1=q1z2=q 2，1 .基于电路的逻辑方程组：状态方程组、2 .状态表、状态表、3 .状态图、状态表、3如从时序图可以看出的，当电路正常操作

5、时，宽度为1CP周期的脉冲信号交替出现在各个触发器的q端子上，并且周期周期是3TCP。 电路的功能是脉冲分配器或节拍脉冲发生器。 4、逻辑功能分析，4.3. 3异步时序逻辑电路的分析，1 .异步时序逻辑电路的分析方法：分析步骤：3，3 .确定电路的逻辑功能。 2 .列出状态转移表、绘图状态图、波形图1 .写出以下各逻辑方程式：b )触发的激励方程式c )输出方程式d )状态方程式，a )时钟方程式，例1分析如图所示的异步电路1 .导出电路方程式、时钟方程式、输出方程式、激励方程式、CP0=CLK， 求出电路状态方程式的时钟脉冲的上升沿发生作用时，如果该状态时钟脉冲的上升沿不发生作用，则该状态不

6、变。 CP1=Q0、4.3.4 .异步定时逻辑电路的分析示例、CP0=CLK、CP1=Q0、3 .列状态表、绘制状态图也可以视为序列信号发生器。4.4同步定时逻辑电路的设置校正和同步定时逻辑电路的设置校正是分析的逆过程，其任务是根据实际逻辑问题的要求，设置能够实现预定逻辑功能的电路。 4.4.1设置同步时序逻辑电路的一般过程，同步时序电路的设置校正过程，(1)基于所给的逻辑功能生成原始状态图和原始状态表，(2)将求出状态化简并-最简并状态图的等效状态整合，消除多态性的过程称为状态化简并，等效状态：以相同的输入(3)状态代码(状态分配)，(4)选择触发器的类型，(6)制作逻辑图，检查自动启动能力

7、。 将二进制代码分配给每个状态的过程。 根据状态数决定触发器的个数，(5)求出电路的激励方程式和输出方程式，设定修正同步计数器的设定例，例如：同步5进制加法计数器，(1)根据设定修正请求，设定状态，求出状态转移图和状态表。 (2)该状态图无需简化。 (3)状态分配、列状态转移编码表。 选择(4)触发器。 选择JK触发器及其激励表。 (5)求出各触发器的激励函数和进位输出函数。 求出001、01、01、01、11、10、激励表、(5)各触发器的驱动方程式和进位输出方程式。 检查00 0 1 11 10、0 1、J2、00 0 1 11 10、0 1、k2、K2=1、00 0 1 11 10、0

8、1、0 1、k1、J1、(7)是否能够自动启动，电路进入无效状态101、110、111时，由于CP脉冲，因此所以电路可以自动启动。 例2:设定并修正串行数据检测器。 电路的输入信号x是与时钟脉冲同步的串行数据，请求电路在x信号输入为110序列时，输出信号z是1，否则为0。 例如，输入序列X=001101011001，输出Z=000010000100，基于由此给出的逻辑功能，产生原始状态图和原始状态表分析器：将初始状态设为a，并且如果在a状态下输入信号X=1，则作为序列的第一个数字的输入信号X=1。 通过这个分析，可以得到原来的状态图。2 .状态简并，列举原始状态转移图和状态表，Mealy型：输出是当前状态和所有输入信号的函数，其输出发生在输入变化之后，与时钟同步无关，属于异步输出状态机。 Moore型：输出是当前状态的函数，这种状态机在输入变化的时候必须等待时钟的到来，时钟在状态变化的时候会导致输出的变化。 用VHDL打火机实现。根据有限状态机，从有限状态机的信号