计算机组织与结构雷建军

计算机组织与结构雷建军7.1CPU的功能1.控制器的功能（CU）取指令分析指令执行指令时，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求2.运算器的功能（ALU）实现算术运算和逻辑运算第2页,共40页，2024年2月25日，星期天

CPU的运行过程就像在执行一个无限循环，重复着取指令、分析指令和执行指令。1）取指令控制器能自动地从存储器中取出指令。自动形成指令的地址；能发出取指令的命令；将指令取到控制器中。2）分析指令首先，分析指令要建立的数据通路，控制器需发出什么操作控制信号；其次，分析参与这次操作的操作数地址，即操作数的有效地址的形成方式，从而给数据通路提供数据源。3）执行指令根据分析指令产生的“操作命令”和“操作数地址”的要求，建立和操作数据通路。通过对运算器、存储器及I/O设备的操作，执行指令。第3页,共40页，2024年2月25日，星期天

CPU的基本功能：指令控制：控制程序的运行，保证指令序列的正确执行。操作控制：控制每条指令的操作步骤。每条指令在执行期间，分别需要多个操作步骤来完成，CPU产生完成这些操作所需的控制信号。时序控制：对每条指令的操作控制信号实施时序控制。CPU产生完成一条指令运行的各种操作控制信号（时序）。中断处理和异常处理：对存储器和外设提出的中断请求和非正常情况下产生异常进行响应。处理数据：完成指令要求的各个功能操作，如逻辑运算等。存储管理、总线管理和电源管理等。第4页,共40页，2024年2月25日，星期天7.2CPU的结构7.2.1CPU的结构框图寄存器组：缓存数据或指令的空间第5页,共40页，2024年2月25日，星期天

7.2.2算术逻辑单元和控制器1、算术逻辑单元（ALU）完成数据的算术和逻辑运算的部件。是计算机的核心和本质，其它所有部件都是为ALU服务。2、控制单元（CU）总指挥中心，主要功能就是对CPU要做的工作进行排序，协调和指挥整个计算机的工作。ALU第6页,共40页，2024年2月25日，星期天

7.2.3CPU的寄存器用户可见寄存器：对程序员不透明；允许程序员使用；可通过优化寄存器操作减少对主存的访问。系统级寄存器：大部分对程序员透明；用来控制CPU的操作；只能被特权级的系统程序访问，用来控制程序的执行。第7页,共40页，2024年2月25日，星期天

1、用户可见的寄存器(1)通用寄存器存放操作数，由程序设计者指定各种功能；可作某种寻址方式所需的寄存器。(2)数据寄存器存放操作数（满足各种数据类型）；两个寄存器拼接存放双倍字长数据。(3)地址寄存器存放地址，其位数应满足最大的地址范围；用于特殊的寻址方式，如：段基值，栈指针(4)条件码寄存器存放条件码，可作程序分支的依据；根据运算结果由硬件设置的位，如正、负、零、溢出、进位等第8页,共40页，2024年2月25日，星期天

2、系统级寄存器存储器地址寄存器（MAR）：用于存放将被访问的存储单元的地址；存储器数据寄存器（MBR）：用于存放欲存入存储器中的数据或最近从存储器中读出的数据；程序计数器（PC），也叫指令指针寄存器，存放下一条待执行指令的地址，通常具有自动计数功能。当遇到转移类指令时，PC的值可被修改。指令寄存器（IR），存放当前正在执行的指令。如：取指PCMARMMBRIR第9页,共40页，2024年2月25日，星期天

取指操作流程MBRCUMARPCIR存储器CPU地址总线数据总线控制总线IR+1第10页,共40页，2024年2月25日，星期天7.3指令周期及其数据通路计算机完成的基本功能的方法是执行程序。程序:存于存储器中的一串指令。指令周期：取出并执行一条指令所需的全部时间。完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期第11页,共40页，2024年2月25日，星期天

每条指令的指令周期不同取指周期指令周期取指周期

执行周期指令周期NOPADDAL,09HMULAL,09H取指周期执行周期指令周期…具有间接寻址的指令周期取指周期间址周期指令周期执行周期ADDAL,[BX]第12页,共40页，2024年2月25日，星期天

7.3.1CPU的执行过程假设某计算机的指令长度为12位，其中操作码占4位，地址码占8位。并且假定该计算机的ALU有一个临时存储单元AC。第13页,共40页，2024年2月25日，星期天使用机器指令编制的程序清单第14页,共40页，2024年2月25日，星期天

取指执行第15页,共40页，2024年2月25日，星期天

机器启动后，控制器立即将PC的内容送到主存的MAR（记做PC→MAR），并命令存储器做读操作，此时主存0号单元的内容“000100000100”被送入MBR，然后由MBR送入控制器的IR（记做MBR→IR），完成一条指令的取指过程；经CU分析操作码“0001”为取数指令，于是CU又将IR中的地址码“00000100”送至主存的MAR，并命令做存储器读操作，将第4号单元的内容3送至MBR，再由MBR送至运算器的AC（记做MBR→AC），完成该指令的执行过程。同时PC完成自动加1操作，形成下一条指令的地址“1”号，完成一条指令的取指、分析和执行的完整过程；第16页,共40页，2024年2月25日，星期天

内存取数（间址）MBRCUMARCPU地址总线数据总线控制总线PCIR存储器MBR第17页,共40页，2024年2月25日，星期天

7.3.2指令周期的基本概念指令周期：取出并执行一条指令所需的全部时间。取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期第18页,共40页，2024年2月25日，星期天

基本指令周期的状态图取指包含指令地址计算，取指令和指令译码；执行过程包括取操作数，数据处理和存操作数等。第19页,共40页，2024年2月25日，星期天

一个完整的指令周期可能包括：取指子周期：每个指令周期开始时，CPU都从存储器中读取一条指令。间址子周期：当取指时得到的指令字中只给出了操作数有效地址，为了取得操作数，需再访问一次存储器，取出操作数。执行子周期：通过对指令操作码的译码，生成相应的微操作信号，并由对应部件实施这些信号；中断子周期：若允许的中断已出现，则保存当前进程的状态并转向中断服务程序。取指周期间址周期指令周期执行周期中断周期第20页,共40页，2024年2月25日，星期天

指令周期的通用形式取指令→执行→取指令；取指令→间址→执行→取指令；取指令→执行→中断→取指令；取指令→间址→执行→中断→取指令；第21页,共40页，2024年2月25日，星期天

指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否第22页,共40页，2024年2月25日，星期天

一个完整的指令周期状态图第23页,共40页，2024年2月25日，星期天

7.3.3数据通路及其基本要素计算机运行的主要任务就是建立数据通路，控制数据在计算机的各个部件之间有序的流动。(a)ALU的示意图(b)程序计数器，可以赋值，如跳转(c)存储器，存储程序或数据(c)寄存器组第24页,共40页，2024年2月25日，星期天7.3.4指令子周期的数据通路取指子周期MBRCUMARPCIR存储器CPU地址总线数据总线控制总线IR+1第25页,共40页，2024年2月25日，星期天

间址子周期MBRCUMARCPU地址总线数据总线控制总线PCIR存储器MBR第26页,共40页，2024年2月25日，星期天

中断子周期MBRCUMARCPU地址总线数据总线控制总线PC存储器写数据SAVE_ADDRESSINT_ADDRESS第27页,共40页，2024年2月25日，星期天

执行子周期双寄存器指令ADDR1，R2第28页,共40页，2024年2月25日，星期天

执行子周期存储器寻址ADDR1,[#]第29页,共40页，2024年2月25日，星期天

完整的数据通路第30页,共40页，2024年2月25日，星期天7.4Pentium处理器1993年586（Pentium）微处理器数据总线64位，地址总线36位;它采用了超标量体系结构，分支预测技术;独立的指令、数据高速缓冲存储器;高性能浮点运算部件;128位、256位内部数据总线以及64位可成组传送的外部总线的等技术;由总线部件、指令Cache、数据Cache、预取缓冲存储器、指令译码部件、整数运算部件、浮点运算部件、MMX单元和存储管理部件等功能部件组成。第31页,共40页，2024年2月25日，星期天

1、Pentium处理器的结构框图第32页,共40页，2024年2月25日，星期天

2、Pentium处理器的寄存器组1）用户可见寄存器通用寄存器、指令指针寄存器、标志寄存器和段寄存器，用于浮点运算的浮点数寄存器、浮点标记寄存器、浮点指令指针、数据指针和控制字寄存器。第33页,共40页，2024年2月25日，星期天

（1）通用寄存器、有8个32位通用寄存器第34页,共40页，2024年2月25日，星期天

（2）指令指针寄存器（3）标志寄存器32位标志寄存器分为两大类：状态标志位：如CF、PF和OF等，表示指令执行结果的特征状态；控制标志位：如IF、DF等，用来控制CPU的操作。第35页,共40页，2024年2月25日，星期天

（4）段寄存器有6个16位段寄存器：CS、DS、SS、ES、FS和GS。CS寄存器指向当前正在执行的指令所在的段，由操作系统设置，对用户是透明的。SS寄存器指向用户可见的堆栈段。DS、ES、FS和GS允许用户一次可访问多达4个不同的数据段。第36页,共40页，2024年2月25日，星期天

2）系统级寄存器系统级寄存器包含4个控制寄存器和4个系统地址寄存器。作用：控制微处理器的片内Cache、运算部分的浮点附件以及存储管理部分。只在系统程序中才能使用。3）调试寄存器和测试寄存器有8个调试寄存器DR0-DR7有5个32位的测试寄存器TR3-TR7第37页,共40页，2024年2月25日，星期天

4）用于浮点单元的寄存器组数值寄存器：共有8个数值寄存器（R0-R7），每个寄存器80位，能保存扩展精度格式的浮点数。操作与堆栈一样。控制寄存器（16位）：用于控制浮点单元操作，包括舍入类型控制，单、双或扩展精度控制；状态寄存器（16位）：反映浮点单元当前的状态，包括一个指向堆栈栈顶的3位指针和报告最后运算结果的条件代码；标记字寄存器（