电子技术基础-第10章-组合逻辑电路

第10章

组合逻辑电路成都理工大学工程技术学院自动化工程系雷永锋20133/28/2024第10章组合逻辑电路10.1组合逻辑电路的特点10.2组合逻辑电路分析和设计10.3常用组合逻辑电路3/28/202410.1组合逻辑电路的特点

特点:输出与输入的关系具有即时性

组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。一般示意框图X1X2X3…Z1Z1Z1组合逻辑电路

…输入输出3/28/202410.2组合逻辑电路的分析和设计方法步骤:根据题意写逻辑表达式逻辑式化简卡诺图化简确定电路的功能

写最简式列出真值表

10.2.1组合逻辑电路的分析3/28/2024例10-1

分析图10-2所示的逻辑电路解：图10-2所示为4个门电路构成的3级组合电路。组合逻辑电路中“级”数是指从某一输入信号发生变化至引起输出端也发生变化所经历的逻辑门的最大数目。图10-2

(1)

列出图10-2的逻辑式,并进行化简F=AB+B+BCD=AB+B(A+1)+BCD=A(B+B)+B(1+CD)=A+B（10-1）3/28/2024（2）根据式子（10-1）列出真值表，如表10-1所示。表10-1ABF000101011111（3）确定电路的功能。

输出端F的状态仅取决于输入变量A、B的状态：A、B同时为0时，则F为0，否则F为1。3/28/2024例10-2

分析图10-3所示的逻辑电路的功能。图10-3

B&&&AMY1解：图10-3所示为4个门电路构成的组合电路。从输入到输出逐级写出逻辑函数Y的表达式：M=0时，输出信号Y=B；而M=1时，输出信号Y=A；所以，图10-3所示组合逻辑电路的功能为一个2选1的数据选择器。3/28/202410.2.2组合逻辑电路的设计组合逻辑电路的设计过程与分析过程相反实际逻辑问题逻辑电路数字集成电路SSI（小规模集成，SmallScaleIntegration）MSI（中规模集成,MediumScaleIntegration）LSI（大规模集成,LargeScaleIntegration）VLS（超大规模集成,VeryLargeScaleIntegration）3/28/2024组合逻辑电路的整个过程如图10-4实际的逻辑问题逻辑电路图最简函数式逻辑真值表适当形式的函数式逻辑电路图图10-43/28/2024例10-3

有三台电动机带动某工作机械，它们的工作信号为A、B、C。必须有两台、也只许有两台工作，但B与C不能同时工作，否则发出中断信号。试拟出一个逻辑电路以反映以上工作要求（限于用与非门设计）。解:（1）先根据要求列出真值表：设三台电动机的工作信号为输入变量，分别用A、B、C表示；工作时为1，不工作时为0。中断信号为输出变量，用F表示；发出中断信号为0，无中断信号为1。列出真值表如表10-2所示。3/28/2024

表10-2

ABCF00000010010001101000101111011110(2)

据真值表写出输出逻辑表达式

F=ABC+ABC变换并化简：F=AC(C+B)+AB(B+C)因为C·C=0,B·B=0F=ACBC+ABBC=ACBC+ABBC=ACBC·ABBC（10-3）3/28/2024

(3)

据式（10-3）画出全部由与非门构成的逻辑电路如图10-5所示。图10-53/28/202410.3常用组合逻辑电路10.3.1编码器编码：将若干个0和1的数码按一定的规律编排成不同的代码，并赋予每个代码以特定的含义（实现编码功能的电路）

1．二进制编码器二进制编码：用二进制代码表示某种代码或信号的过程二进制编码器：用n位二进制代码对N=2n个一般信号进行编码的电路3/28/2024例10-5

试设计一个编码器，要求将0、1、2、…、7这8个十进制数对应的信号编成二进制代码。编码器的输入信号—被编码的对象共有N=8个，即Y0、Y1、…、Y7，这里假设为8个高电平信号。根据N=23=8可知，输出是一组n=3的二进制代码，用C、B、A表示。为此，二进制编码器的框图如图10-9所示，该编码器又叫做8线-3线编码器。分析逻辑功能要求图10-9解:3/28/2024列真值表其输出、输入之间的逻辑关系可以用简化真值表即编码表表示，如表10-4所示:表10-4

编码表输入信号CBAY0000Y1001Y2010Y3011Y4100Y5101Y6110Y71113/28/2024写出逻辑函数表达式将使输出函数为1的变量直接加起来，得到相应的最简与或表达式。C=Y4+Y5+Y6+Y7B=Y2+Y3+Y6+Y7A=Y1+Y3+Y5+Y7

若用与非门实现式（10-6）的关系，可变换为下式

C=

B=

A=

（10-6）（10-7）3/28/2024画逻辑电路图图10-103位二进制编码器逻辑图

图中采用一个单刀多掷开关S作为十进制数的反码输入。当S位于Y7时，Y7=0，其余输入端均为1。由式（10-7）可知，输出端C=1、B=1、A=1，即CBA=111，从而完成了将十进制数7编成二进制代码111。3/28/20242.二-十进制编码器将十进制数编成二—十进制代码的电路，称为二-十进制编码器。二-十进制代码（简称BCD码）用一组4位二进制代码来表示一位十进制数字0、1、2、…、9设计8421编码器的步骤大体上与设计二进制编码器相同。简述如下：

分析要求2n≥N=10，用n=4

图10-118421码编码器框图

①3/28/2024列出8421编码的真值表表10-58421BCD码编码表十进制数DCBA0（Y0）00001（Y1）00012（Y2）00103（Y3）00114（Y4）01005（Y5）01016（Y6）01107（Y7）01118（Y8）10009（Y9）1001②3/28/2024写出逻辑函数表达式③根据表10-5可写出输出端逻辑表达式D=Y8+Y9C=Y4+Y5+Y6+Y7B=Y2+Y3+Y6+Y7A=Y1+Y3+Y5+Y7+Y93/28/2024根据逻辑函数式画出逻辑图如图10-12所示。此电路应使用原码输入。图10-128421编码器的逻辑图

④3/28/20243．优先编码器优先编码器的功能：

允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权（优先级别）最高的一个信号进行编码。常用的8线—3线优先编码器：

T1148（74LS148）

10线—4线8421BCD优先编码器:T1147（74LS147）

3/28/2024(1)8线-3线优先编码器74LS148图10-13选通输

入端选通输

出端低电平表示电路工作，但无编码输入扩展端低电平输出信号表示电路工作，且有编码输入

3/28/2024从图10-13可写出输出的逻辑式:(10-8)（10-9）

（10-10）

3/28/2024根据式（10-8）、式（10-9）和式（10-10）可以列出表10-6所示74LS148的功能表（见书P210）（2）10线-4线8421BCD优先编码器74LS147图10-14

二－十进制优先编码器74LS147的逻辑图3/28/2024由(4-14)图可得(10-11)将式(10-11)化为真值表的形式,即得到表10-7见(P211)

3/28/20241．二进制译码器将二进制代码的各种状态按照其原来的“含义”翻译过来例10-6

试设计一个两位二进制代码的译码器。解：输入是一组两位二进制代码，输出是与代码状态相对应的4个信号(简称2线—4线译码器),其框图如图10-15所示：图10-15

分析逻辑功能要求①3/28/2024

表10-82线—4线译码器的真值表输入输出BAY0Y1Y2Y3001000010100100010110001写各输出的逻辑式列真值表②③Y0=BA

Y1=BA

Y2=BA

Y3=BA3/28/2024画逻辑图④图10-162线—4线译码器的逻辑图3/28/2024将二—十进制代码翻译成十进制数的逻辑电路4位输入代码共有16个组合状态，其中没有与其对应输出端的六个为伪码

图10-19是二—十进制译码器74LS42的逻辑图。根据逻辑图可得:

2．二—十进制译码器3/28/2024图10-19

二—十进制译码器74LS42的逻辑图列出电路的真值表如表10-10所示(P214)。3/28/20243．BCD七段显示译码器数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成。(1)数码显示器

数码显示器是用来显示数字、文字或者符号的器件.数码的显示方式字形重叠式分段式点阵式3/28/2024按照发光机理,数码显示器可分为以下几类:(1)半导体数码管;(2)荧光数字显示器；(3)液体数字显示器；(4)气体放电显示器

半导体数码管的外形示意图

LED数码管共阴极接法

共阳极接法3/28/2024半导体数码管的特点：工作电压低、体积小、可靠性高、寿命长、响应速度快（1

100ns）、亮度也较高，但工作电流较大，每一段的工作电流一般在10mA左右。液晶显示器(LiguidCrystalDisplay，简称LCD)液晶显示器的最大优点是功耗极小，工作电压也很低。缺点是亮度很差、响应速度较低，限制了它在快速系统中的应用3/28/2024（2）BCD-七段显示译码器

用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。数字、文字、符号代码译码器显示器3/28/2024七段显示译码电路真值表十进制数

DCBA

abcdefg

显示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

表10-113/28/2024由表10-11可以分别得到7个笔划输出的卡诺图，在卡诺图上采用“合并0然后求反”的化简方法将a～g化简，得到（10-12）3/28/2024BCD—七段显示译码器7448的逻辑图3/28/2024用7448驱动BS201的连接方法

3/28/2024（3）用译码器设计组合逻辑电路

例10-8

试利用3线—8线译码器74LS138（T330）设计一个多输出的组合逻辑电路。其输出的逻辑函数式为：（10-13）3/28/2024解：首先将式(10-13)给定的逻辑函数化为最小项之和的形式，得到(10-14)把Z1~Z4变换为m0~m7的函数式

3/28/2024(10-15)式（10-15）表明，只需在74LSl38的输出端附加4个与非门，即可得到Z1~Z4的逻辑电路。电路的接法如图10-25所示:3/28/2024图10-25

例10-8的电路3/28/202410.3.3加法器(1)半加器

1+)01

0+)11

0+)00

1+)110进位C半加器真值表ABSC0000011010101101S=AB+AB=A

BC=AB逻辑表达式3/28/2024A&＝1BSC∑C0ABSC逻辑图逻辑符号

3/28/2024全加器真值表Cn-1An

Bn

Sn

Cn

0000000110010100110110010101011100111111Sn=Cn

(An

Bn)Cn=AnBn+Cn-1(An

Bn)全加器逻辑函数式3/28/20242.全加器逻辑图

逻辑符号

3/28/20243．多位加法器依次将低位全加器的进位输出接到高位全加器的进位输入，就可由若干全加器级联构成多位全加器。4位串行进位加法器

3/28/20244．用加法器设计组合逻辑电路例10-9

设计一个代码转换电路，将BCD代码的842l

码转换成余3码。解:

以8421码为输入、余3码为输出，即可列出代码转换电路的逻辑真值表，如表10-14所示。仔细观察表10-14不难发现，进制和DCBA所代表的二进制数始终相差0011，即十进制数的3。故可得和DCBA所代表的二(10-16)根据式(10-16)，用一片4位加法器74LS283便可接成要求的代码转换电路，如图10-31所示。3/28/2024输入输出DCBA00000011000101000010010100110110010001110101100001101001011110101000101110011100表10-14

例10-9的逻辑真值表3/28/2024图10-31

例10-9的代码转换电路3/28/202410.3.4数值比较器用来比较A和B两个正数的逻辑电路，称为数值（或数字）比较器（Comparator）。

1．1位数值比较器输入输出ABA>BA<BA=B00001010101010011001表10-151位数值比较器的真值表由真值表可写出输出逻辑表达式:(A>B)=AB(A<B)=AB(A=B)=AB+AB=A⊙B=A⊕B（10-17）3/28/2024根据式（10-17），画出1位数值比较器的逻辑图：图10-321位数值比较器

3/28/20242．中规模集成4位数值比较器4位数值比较器的逻辑思想是从高位到低位逐位比较A、B两组数值的大小如图10-33所示是4位数值比较器7485的逻辑符号图数码输入

级联输入端

比较结果输出端

图10-33

3/28/2024由表P223

（10-16）便可以出4位数值比较器7485的逻辑功能。例10-10

试用两片CC14585组成一个8位数值比较器。解：根据多位数比较的规则，在高位相等时取决于低位的比较结果。由比较器功能可知，在CC14585中信号是用和产生的，也即只需输入低位比较结果在扩展连接时，和就够了。它仅仅是一个控制信号。在正常工作时应使端处于高电平。这样就得到了如图10-34所示的8位数值比较器电路。3/28/2024因为电路结构不同，扩展输入端的用法也不完全一样，使用时应注意加以区别。图10-34

将两片CC14585接成8位数值比较器3/28/202410.3.5数据选择器（多路转换器）数据选择器（Multiplexer,简称MUX），又称多路开关或多路选择器，它是从多个输入数据中选择一个送至输出端。类似一个多投开关，是一个多输入、单输出的组合逻辑电路。功能：1.2选1数据选择器3/28/2024F=AD0+AD11&&D0D1A1F输入数据输出数据控制信号D0D1FA输入输出控制3/28/20242.

4