CMOS模拟集成电路设计与仿真示例（基于Cadence ADE）

CMOS模拟集成电路设计与仿真示例（基于CadenceADE）目录\h第1章CMOS模拟集成电路基础\h1.1CMOS模拟集成电路的重要性\h1.2CMOS模拟集成电路设计\h1.3MOS管理论基础\h1.3.1MOS管概述\h1.3.2MOS管工作原理\h1.3.3MOS管I/V特性\h1.3.4MOS管二阶效应\h1.3.5MOS管的短沟道效应\h1.4CMOS器件模型\h1.4.1MOS管大信号模型\h1.4.2MOS管小信号模型\h1.4.3MOS管计算机仿真模型\h1.5小结\h第2章ADE概述与基本操作指引\h2.1ADE概述\h2.1.1ADE的特点\h2.1.2ADE的仿真设计方法\h2.1.3ADE与其他EDA软件的连接\h2.2ADE的基本操作\h2.2.1CadenceIC启动设置\h2.2.2ADE主窗口和选项介绍\h2.2.3设计库管理器（LibraryManager）介绍\h2.2.4电路图编辑器（SchematicEditor）介绍\h2.2.5模拟设计环境（AnalogDesignEnvironment）介绍\h2.2.6波形显示窗口（Waveform）介绍\h2.2.7波形计算器窗口（WaveformCalculator）介绍\h2.3ADE库中的基本器件\h2.4ADE仿真实例\h2.5小结\h第3章ADE仿真基础与范例分析\h3.1ADE仿真功能概述\h3.2交流小信号分析\h3.2.1交流分析概述\h3.2.2交流仿真实例\h3.3瞬态仿真\h3.3.1瞬态仿真概述\h3.3.2瞬态仿真实例\h3.4直流仿真\h3.4.1直流仿真概述\h3.4.2直流仿真实例\h3.5噪声分析\h3.5.1噪声分析概述\h3.5.2噪声仿真实例\h3.6零极点分析\h3.6.1零极点分析概述\h3.6.2零极点仿真实例\h3.7S参数分析\h3.7.1S参数分析概述\h3.7.2S参数仿真实例\h3.8小结\h第4章ADE高阶分析与仿真\h4.1蒙特卡罗分析\h4.1.1蒙特卡罗分析基础\h4.1.2蒙特卡罗仿真实例\h4.2工艺角分析\h4.2.1工艺角分析基础\h4.2.2工艺角分析实例\h4.3参数分析\h4.3.1参数分析基础\h4.3.2参数分析实例\h4.4小结\h第5章运算放大器的设计与仿真\h5.1运算放大器设计基础\h5.1.1运算放大器特性和性能参数\h5.1.2运算放大器基本分类\h5.2两级运算放大器的设计与仿真\h5.2.1运算放大器设计分析\h5.2.2运算放大器交流及瞬态特性仿真\h5.2.3运算放大器其他特性仿真\h5.3低噪声低失调斩波运算放大器设计与仿真\h5.3.1斩波运算放大器基础\h5.3.2斩波运算放大器交流特性分析\h5.3.3斩波运算放大器瞬态特性分析\h5.3.4斩波运算放大器噪声特性分析\h5.4小结\h第6章功率放大器的设计与仿真\h6.1功率放大器设计基础\h6.1.1功率放大器的分类\h6.1.2功率放大器的性能参数\h6.2功率放大器的设计实例\h6.2.1直流扫描\h6.2.2偏置及稳定性分析\h6.2.3负载牵引及阻抗匹配\h6.2.4电路参数测试及优化\h6.3小结\h第7章低噪声放大器的设计与仿真\h7.1低噪声放大器设计基础\h7.1.1低噪声放大器结构\h7.1.2LNA的性能参数\h7.2低噪声放大器设计实例\h7.2.1基本电路建立\h7.2.2稳定性分析\h7.2.3噪声及阻抗匹配\h7.2.4大信号噪声仿真\h7.2.5线性度仿真\h7.3小结\h第8章混频器的设计与仿真\h8.1混频器设计基础\h8.1.1混频器基础知识\h8.1.2混频器性能参数\h8.2混频器仿真实例\h8.2.1混频器总谐波失真仿真\h8.2.2混频器噪声系数仿真\h8.2.3混频器变频增益仿真\h8.2.4混频器线性度仿真\h8.3小结\h第9章压控振荡器的设计与仿真\h9.1压控振荡器设计基础\h9.1.1压控振荡器基本原理与性能参数\h9.1.2相位噪声的特性\h9.2压控振荡器的设计\h9.2.1LC压控振荡器的电路设计\h9.2.2压控振荡器仿真\h9.3小结\h第10章混合信号电路的设计与仿真\h10.1混合信号电路基础\h10.2自动增益控制环路的设计与仿真\h10.2.1自动增益控制环路基础\h10.2.2自动增益控制环路时域仿真\h10.2.3自动增益控制环路频域仿真\h10.3逐次逼近模数转换器的设计与仿真\h10.3.1逐次逼近模数转换器基础\h10.3.2逐次逼近模数转换器时域仿真\h10.3.3逐次逼近模数转换器频域仿真\h10.4小结\h附录A数字反馈回路verilog程序\h附录B理想16位模数转换器verilogA程序\h附录C理想16位数模转换器verilogA程序\h附录D逐次逼近数字逻辑（SARlogic）\h附录E理想10bDACverilogA程序第1章CMOS模拟集成电路基础在当今社会中，以信息技术为代表的高新技术突飞猛进，信息产业发展水平已成为衡量一个国家综合国力的重要标志。集成电路（IntegratedCircuit，IC）作为当今信息时代的核心技术产品，在国民经济建设、国防建设及人类日常生活中的重要性不言而喻。集成电路技术的发展经历了若干发展阶段，20世纪50年代末发展起来的属小规模集成电路（SmallScaleIntegratedcircuits，SSI），集成度仅100个元件；60年代发展的是中规模集成电路（MediumScaleIntegratedcircuits，MSI），集成度约为1000个元件；70年代又发展了大规模集成电路（LargeScaleIntegratedcircuits，LSI），集成度上升为数千个元件；70年代末进一步发展了超大规模集成电路（VeryLargeScaleIntegratedcircuits，VLSI），集成度达到105个元件；80年代更进一步发展了特大规模集成电路（UltraLargeScaleIntegratedcircuits，ULSI），集成度比VLSI又提高了一个数量级，达到106个元件以上。在21世纪的集成电路设计中，超大规模集成电路使数百万个晶体管集成到一个芯片上成为可能。芯片中那些组成子系统的电路，能够以数模混合的方式形成一个复杂的片上系统。互补金属-氧化物半导体（CMOS）技术已经成为实现集成电路的主流方式，因为对数字电路来说，其集成度高、功耗低；而对于模拟集成电路说，则能提供各种有源及无源器件的良好组合，因此其应用范围已深入人们生活的各个层面。本书将以CMOS模拟集成电路设计和仿真作为讨论的主题。本章主要介绍CMOS模拟集成电路设计的重要性、设计基础和MOS管模型等相关知识，为后面的层次化学习和仿真设计打下基础。1.1CMOS模拟集成电路的重要性模拟电路设计技术作为工程技术中最为经典的传统艺术形式，在当今的数字时代中面临着数字电路一次又一次的冲击。尽管许多类型的模拟信号处理技术确实已转移到数字领域，但是，在现代许多复杂高性能系统中，模拟电路仍然是不可替代的电路形式，这也意味着在飞速发展的电子世界中，模拟电路设计永远有其存在的合理性和必要性，而这一切都归功于现实世界中人们的物理需要。自然界中产生的信号，至少在宏观上是模拟量。高保真音响的输出电压幅值从几百微伏变化到几百毫伏；触控屏单点的电流流动低达每毫秒几个电子；从基站产生的无线通信信号输出电压仅有几毫伏大小。所有这些信号都必须在模拟领域进行传输、放大、滤波等操作，最终才由模数转换器转换为数字信号，在数字领域完成多方面的处理。由于互补金属-氧化物半导体（CMOS）器件革命性的出现，使得CMOS模拟集成电路技术取代了传统分立元件的模拟设计技术，用以满足分立模拟电路不可能实现的复杂性、速度和精度的要求，也使得包含数以百万计元件的模拟、数字混合信号的电子消费品成为可能。较低的制造成本和工艺技术的不断更新，更使得CMOS模拟集成电路设计技术在模拟集成设计领域占据了主导地位。因此在当今的信息社会中，无论数字技术如何先进，模拟集成电路，尤其是CMOS模拟集成电路的作用都很难甚至不可能被相应的数字电路所取代，这一点也体现在模拟集成电路设计与数字集成电路设计的区别上，主要有以下几方面内容。（1）CMOS模拟集成电路设计涉及在速度、功耗、增益、精度、电源电压等多种因素间进行折衷。（2）模拟信号处理过程中要求速度和精度的同时，CMOS模拟集成电路对噪声、串扰和其他干扰比数字电路要敏感得多。（3）CMOS器件的二级效应对模拟电路性能的影响比对数字电路性能的影响要严重得多。（4）高性能CMOS模拟集成电路的设计只能通过“手工”设计。相反，许多数字电路都是自动综合和布局生成的。（5）CMOS模拟集成电路的仿真基于模型对各种效应进行描述，相对于数字电路而言更需要利用经验和直觉来分析仿真结果。1.2CMOS模拟集成电路设计CMOS模拟集成电路设计与传统分立元件模拟电路设计最大的不同在于，所有的有源和无源器件都制作在同一衬底上，尺寸极其微小，无法再用电路板进行设计验证。因此，设计者必须采用计算机仿真和模拟的方法来验证电路性能。模拟集成电路设计包括若干阶段，图1.1表示的是CMOS模拟集成电路设计的一般流程。具体步骤如下：（1）系统规格定义；（2）电路设计；（3）电路仿真模拟；（4）版图实现；（5）物理验证；（6）参数提取后仿真；（7）导出设计文件，流片；（8）芯片制造；（9）测试和验证。图1.1CMOS模拟集成电路设计流程一个设计流程是从系统规格定义开始的，设计者在这个阶段就要明确设计的具体要求和性能参数。下一步是对电路应用模拟仿真的方法评估电路性能。这时可能要根据仿真结果对电路作进一步改进，反复进行仿真。一旦电路性能的仿真结果能满足设计要求，就需要进行另一个主要设计工作——电路的版图设计。版图完成并经过物理验证后需要将布局、布线形成的寄生效应考虑进去，再次进行计算机仿真。如果仿真结果也满足设计要求就可以进行制造了。与用分立器件设计模拟电路不同，集成化的模拟电路设计不能用搭建线路板的方式进行。随着现在发展起来的电子设计自动化技术，以上的设计步骤都是通过计算机辅助进行的。通过计算机模拟，可在线路中的任何点监测信号；可将反馈回路打开；可以比较容易地修改线路。但是计算机模拟也存在一些限制。例如，模型的不完善，程序求解由于不收敛而得不到结果，等等。下面将详细介绍设计流程中的各个阶段。1．系统规格定义这个阶段系统工程师把整个系统和其子系统看成一个个只有输入/输出关系的“黑盒子”，不仅要对其中的每一个进行功能定义，而且还要提出时序、功耗、面积、信噪比等性能参数的范围要求。2．电路设计设计者根据设计要求，首先要选择合适的工艺库，然后合理地构架系统。由于CMOS模拟集成电路的复杂性和多样性，目前还没有EDA厂商能够提供完全解决CMOS模拟集成电路设计自动化的工具，因此所有的模拟电路基本上仍然通过手工设计来完成。3．电路仿真设计工程师必须确认设计是正确的，为此要基于晶体管模型，借助EDA工具进行电路性能的评估、分析。在这个阶段要依据电路仿真结果来修改晶体管参数，根据工艺库中参数的变化来确定电路工作的区间和限制、验证环境因素的变化对电路性能的影响，最后还要通过仿真结果指导下一步的版图实现。4．版图实现电路的设计与仿真决定了电路的组成及相关参数，但并不能直接送往晶圆代工厂进行制作。设计工程师需提供集成电路的物理几何描述，即通常所说的“版图”。这个环节就是要把设计的电路转换为图形描述格式。CMOS模拟集成电路通常是以全定制方法进行手工的版图设计，在设计过程中需要考虑设计规则、匹配性、噪声、串扰、寄生效应等对电路性能和可制造性的影响。虽然现在出现了许多高级的全定制辅助设计方法，但仍然无法保证手工设计对版图布局和各种效应的考虑全面性。5．物理验证版图的设计是否满足晶圆代工厂的制造可靠性需求？从电路转换到版图是否引入了新的错误？物理验证阶段将通过设计规则检查（DesignRuleCheck，DRC）和版图网表与电路原理图的比对（LayoutVersusSchematic，LVS）解决上述两类验证问题。几何规则检查用于保证版图在工艺上的可实现性。它以给定的设计规则为标准，对最小线宽、最小图形间距、孔尺寸、栅和源漏区的最小交叠面积等工艺限制进行检查。版图网表与电路原理图的比对用来保证版图的设计与其电路设计的匹配。LVS工具从版图中提取包含电气连接属性和尺寸大小的电路网表，然后与原理图得到的电路网表进行比较，检查两者是否一致。6．参数提取后仿真在版图完成之前的电路模拟都是比较理想的仿真，不包含来自版图中的寄生参数，称为“前仿真”；加入版图中的寄生信息进行的仿真称为“后仿真”。CMOS模拟集成电路相对数字集成电路来说对寄生参数更加敏感，前仿真的结果满足设计要求并不代表后仿真也能满足。在深亚微米阶段，寄生效应更加明显，后仿真分析将显得尤为重要。与前仿真一样，当结果不满足要求时需要修改晶体管参数，甚至某些地方的结构。对于高性能的设计，这个过程是需要进行多次反复的，直至后仿真满足系统的设计要求。7．导出流片数据通过后仿真后，设计的最后一步就是导出版图数据（GDSII）文件，将该文件提交给晶圆厂，就可以进行芯片的制造了。1.3MOS管理论基础本节将从MOS管的物理基础入手，循序渐进地介绍MOS管的结构、符号、工作原理、电流电压特性及寄生效应等知识，使读者对MOS器件有一个较为细致的了解。1.3.1MOS管概述图1.2是NMOS绝缘栅场效应晶体管的结构示意图，P−是低掺杂浓度的杂质半导体，晶体管的其他层都生长在这一层之上，因此该层称为衬底（Bulk，缩写为B）。对于一块集成电路芯片而言，所有的元器件都集成在一个衬底上。在衬底上注入两个高掺杂浓度的N＋区，称为MOS管的有源区，从两个有源区引出金属电极，分别称为源极（Source，缩写为S）和漏极D（Drain，缩写为D）。在两个有源区之间的衬底表面生成一层薄的二氧化硅（SiO2）绝缘层，将衬底和其上的多晶硅隔开。多晶硅的掺杂浓度高，导电性较好，在上面引出另一个金属电极——栅极（Gate，缩写为G）。当在晶体管的三个电极上施加电压时，氧化层下衬底的表面将产生感应电场，通过改变电场强度可以控制半导体器件的导电能力。这样的晶体管称为场效应管（FieldEffectTransistor，FET）。由于场效应晶体管的栅极和其他金属电极之间是绝缘的，所以称为绝缘栅场效应晶体管。晶体管的金属栅极和衬底之间使用氧化物作为绝缘层，因此又称为金属-氧化物-半导体（Metal-Oxide-Semiconductor，MOS）绝缘栅场效应晶体管。通常，简称它为MOS场效应管（MOSFET）或MOS管。图1.2所示的MOS管具有P型衬底、N型有源区，这样的MOS管称为NMOS管。图1.2NMOS绝缘栅场效应晶体管结构示意图与NMOS不同，PMOS的结构如图1.3所示，PMOS需要在P型衬底上注入高掺杂浓度的N型杂质，形成一个独立的N阱，之后再在N阱中注入P型杂质，形成有源区。图1.3PMOS绝缘栅场效应晶体管结构示意图下面介绍一些MOS管的器件参数，以图1.4中的NMOS管为例。把栅极的水平表面作为参考面，它沿源极到漏极方向的长度为L，也就是我们经常提到的晶体管特征尺寸，垂直于L方向的宽为W，W与L之比称为宽长比，是晶体管中最基本的参数之一。有源区与L同向的长度为E，另一边宽度同样为W。栅氧化层的垂直厚度为Tox。由于在制造过程中，源/漏结会横向扩散LD，因此漏、源极之间的实际距离小于L。我们定义称为有效沟道长度。图1.4MOS绝缘栅场效应晶体管参数示意图NMOS管和PMOS管的电路符号如图1.5所示，图1.5（a）所示为四端器件，其中衬底用B表示，NMOS管和PMOS管的衬底分别接地和电源。图1.5（b）所示为三端器件，MOS管的源极和漏极在结构上对称，但通常将NMOS中电位较低的称为源极，电位较高的称为漏极；PMOS正好相反，电位较低的称为漏极，电位较高的称为源极。图1.5MOS管电路符号1.3.2MOS管工作原理以NMOS为例，根据1.3.1节的分析，我们知道NMOS管中存在源极-衬底和漏极-衬底两个PN结。NMOS正常工作时要求PN结处于反偏状态，即源极和漏极的电位都要高于衬底的电位，因此NMOS管的衬底一般都接电路的最低电位或与源极相连。基于以上原理，下面具体分析在不同栅电压时NMOS管的工作状态。（1）如图1.6所示，栅极和源极之间加正向栅电压VGS。当VGS＝0时，NMOS管的两个有源区被衬底分隔，源极和漏极之间没有电流流动。图1.6VGS＝0时源极和漏极之间无电流流动（2）如图1.7所示，当VGS＞0时，在栅极和衬底之间的SiO2绝缘层中产生了从栅极指向衬底的垂直电场EV。在该电场作用下，衬底中的电子受到吸引，向衬底表面运动；而衬底中的空穴受到排斥，向衬底内部运动。向上运动的电子与表面的空穴复合，在表面层留下了不能移动的负离子，形成一层耗尽层。随着VGS的升高，电场EV越来越强，表面层吸引的电子越来越多，产生的负离子也越来越多，耗尽层也越来越厚。当VGS上升到一定电位时，靠近表面的P型衬底发生变化，“反型”为与N型材料类似的特性，因此该层称为反型层。反型层将漏极和源极两个有源区连通，构成了源、漏之间的导电沟道。使晶体管产生反型层所需的VGS电压称为阈值电压或开启电压，用Vth表示。图1.7VGS＞0时栅极下衬底表面产生反型层（3）如图1.8所示，导电沟道出现后，此时在漏极加电压VDS＞0，则从漏极到源极将产生水平电场，在这个电场的作用下，电子从源极向漏极移动，产生沟道电流ID。同时，由漏极沿沟道至源极将产生压降，栅极和沟道源极端的电压VGS最高，和沟道漏极端的电压VGD最低。这样沟道中垂直方向的电场EV将沿源极到漏极的方向逐渐变弱，导致沟道越来越窄。随着VDS进一步增加，当时，沟道在漏极一端恰好消失，这种情况称为预夹断。此时的VDS记为VGS.sat，称作过驱动电压。图1.8时沟道发生预夹断（4）如图1.9所示，当漏极电位进一步上升，时，漏极的反型层消失，出现了由耗尽层构成的夹断区，而的全部电压都落在夹断区上，夹断区内形成了较强的横向电场。这时电子沿沟道从源极向漏极运动，达到夹断区边缘时，很快漂移到漏极。由于这时VDS的变化主要体现在夹断区上，对沟道长度和沟道内的场强影响不大，因此可以近似认为沟道电流保持恒定。若VGS、VDS继续上升，则可能对MOS管造成损害。VGS过大，会造成栅氧化层内的场强EV过高，因而击穿氧化层，导致MOS管损坏。图1.9时沟道出现夹断区PMOS管和NMOS管的工作原理类似，对于PMOS管而言，载流子是空穴，如果要在源极和漏极之间产生反型层，则栅极电压要低于源极电压。所以PMOS管的阈值电压是负值，Vth＜0。同样，若要在反型层中产生漏、源之间的电流，漏极电压也要低于源极电压。实际上，可以只考虑电压绝对值之间的关系。时，栅极电压不足以产生反型层，PMOS管中没有沟道电流；时，PMOS管在衬底表面产生反型层，并且从源极到漏极方向产生沟道电流，电流随增加而增大；当，且时，导电沟道出现夹断，电流保持不变。1.3.3MOS管I/V特性根据1.3.2节对MOS管工作原理的分析，可以将MOS管的工作状态分为以下4个区域，以NMOS为例。（1）截止区：当时，导电沟道未形成，ID＝0。（2）线性区：当，且时，沟道电流ID为此时器件工作在线性区，有时也称为三极管区。式中，μn为导电沟道中电子的迁移率；Cox为单位面积的栅氧化层电容，可以由得到，tox为氧化层的厚度；W和L分别为晶体管导电沟道的宽和长；称为过驱动电压。可以定性分析一下公式中各个参数的物理意义。在MOS中，沟道内电子的迁移率μn越高，则在相同水平电场强度下电子的移动速度越快，电流就越大；栅氧化层单位面积电容Cox越大，意味着栅氧的厚度tox越薄，栅极电压对沟道电流的控制作用越强，则在相同的控制电压下，电流越大；沟道长度L越短，则沟道内水平电场越强，电流就越大；沟道宽度W越宽，则单位时间横截面内通过的电子越多，电流就越大。（3）饱和区：当时，沟道电流ID为随着VDS增大，当时，漏极的反型层逐渐消失，出现预夹断。当VDS继续增大时，预夹断点向源端移动，最终形成由耗尽层构成的夹断区，MOS管进入饱和区工作。此时沟道两端的电压保持，而VDS的增加部分降落到夹断耗尽区内，ID几乎不变，达到最大。如果夹断耗尽区的宽度ΔL远小于沟道长度L，忽略沟道长度的缩短，则饱和区的沟道电流ID为式（1-2）。事实上，由于ΔL的存在，实际的沟道长度L将变短，对于L比较大的器件，ΔL/L比较小，对器件的性能影响不大；但是对于短沟道器件，这个比值将变大，对器件的特性将产生影响。器件的电流、电压特性在饱和区将不再是水平直线的形状，而是向上倾斜，也就是说工作在饱和区的NMOS器件的电流将随着VDS的增加而增加。这种在VDS的作用下沟道长度的变化引起饱和区输出电流变化的效应，称为沟道长度调制效应。衡量沟道长度调制的大小可以用厄莱电压表示，它反映了饱和区输出电流曲线上翘的程度。而对于MOS管常用到沟道长度调制系数为λ。这样，当考虑沟道长度调制效应的影响时，得出饱和区沟道电流表达式为（4）击穿区：在这一区域，NMOS管的漏极-衬底PN结由于VD过高被击穿。VDS电压增加很小，但电流ID急剧上升，因此要尽量避免击穿情况的出现。NMOS管4个工作区域的I/V特性曲线如图1.10所示。图1.10NMOS管I/V特性曲线1.3.4MOS管二阶效应1．体效应在前面的分析中，我们都认为MOS管的衬底和源极相连，即VBS＝0。但在很多情况下，源极和衬底的电位并不相同。对NMOS管而言，衬底通常接电路的最低电位，有VBS＜0；对PMOS管而言，衬底通常接电路的最高电位，有VBS＞0。这时，MOS管的阈值电压将随其源极和衬底之间电位的不同而发生变化，这一效应称为“体效应”，又称为“背栅效应”。从对MOS管工作原理的分析中我们知道，随着VGS上升，衬底内部的电子向衬底表面运动，并在衬底表面产生了耗尽层。当VGS上升到一定的电压——阈值电压时，栅极下的衬底表面发生反型，NMOS管在源漏之间开始导电。阈值电压的大小和耗尽层的电荷量有关，耗尽层的电荷量越多，NMOS管的开启越困难，阈值电压就越高。当VBS＜0时，栅极和衬底之间的电位差加大，耗尽层的厚度也变大，耗尽层内的电荷量增加，所以造成阈值电压变大。在考虑体效应后，阈值电压Vth为其中，时的阈值电压；γ是体效应系数，典型值为是反型层的表面电势；VSB是源衬电势差。2．沟道长度调制在对MOS管工作原理的分析中我们知道，当栅极和漏极之间的电压差增大时，实际的反型沟道逐渐减小。也就是说在式（1-2）中，L′时间上是VDS的函数。这一效应称为“沟道长度调制”。我们定义，同时假设之间是线性关系，如，那么在饱和区，可以得到式中，λ为沟道长度调制系数。如图1.11所示，这种现象使得特性曲线在饱和区出现非零斜率，因而使得源极和漏极之间的电流源非理想。差数λ表示给定的VDS增量所引起的沟道长度的相对变化量。因此，对于长沟道的MOS管，λ的值较小。图1.11沟道长度调制引起的饱和区有限斜率3．亚阈值导电特性在分析MOS时，我们始终认为当VGS下降到低于Vth时，器件会关断。但实际上，当时，一个“弱”的反型层仍然存在，并有一些漏源电流。甚至当时，ID也并非无限小，而是与VGS存在一定的指数关系，这种效应称为“亚阈值导电”。当VDS＞200mV时，ID可以表示为式中，ξ为非理想因子，且ξ＞1；VT为热电压，。这时也称MOS工作在弱反型区。当VGS下降到低于Vth时，ID以有限速率下降。亚阈值导电会导致大的功率耗损，造成不必要的功率消耗。1.3.5MOS管的短沟道效应1.3.3节给出的MOS管I/V特性公式一般能较好地符合沟道长度大于10μm的MOS管的电流-电压关系，当沟道长度较短时，由这些公式计算出的数值和测试结果之间将有较大的误差。在亚微米、深亚微米工艺下，MOS管的沟道长度很短，沟道内电场强度很大，短沟道效应十分明显。总的来说，短沟道效应使得MOS管的性能变差，使电路设计变得困难起来。下面我们讨论几种短沟道效应的影响。1．垂直电场引起的迁移率下降当MOS管的漏源电压VDS较低时，迁移率μeff和栅极电压产生的垂直电场EV之间的关系可以用以下公式描述式中，μ0是给定掺杂浓度时的最大迁移率，有时也称为低场表面迁移率。对于电子，μ0为400～700cm2/（V·s）；对于空穴，μ0为100～300cm2/（V·s）。EV0是临界场强，v是经验常数，是从试验数据拟合中得出的参数。当，μeff开始下降。随着垂直电场强度Ev的上升，沟道内的载流子将更靠近界面，衬底表面的散射增加，导致了迁移率的下降，近似可以得出其中，θ也是一个经验参数。将式（1-8）代入漏极电流公式中，可以得到漏极电流ID将由于迁移率的下降而降低，相应地，跨导gm也将下降。但对于输出电阻，不能根据ID的变化得出它的变化规律。事实上，即使对于长沟道器件，公式也不能准确地估算输出电阻的大小。它只是一个标明存在沟道长度调制效应的简单的数学模型。2．水平电场引起的速度饱和硅半导体中的载流子在高电场强度下漂移速度将达到饱和。同样，当沟道内的水平电场强度EH足够大时，源极到漏极的载流子也会发生速度饱和。载流子的速度vH和漏、源极电压产生的水平电场EH之间的关系可以用下式表示式中，vsat是载流子的饱和速度，载流子是电子时，v＝2；载流子是空穴时，v＝1。EH0是载流子速度饱和时对应的临界场强。它和饱和速度的关系满足下式在沟道中，载流子在强电场的作用下从源极出发并不断加速，最终在沟道内的某处达到速度饱和，并以该速度向漏极运动。沟道越短，水平电场强度越强，载流子发生速度饱和的位置就越靠近源极。在极端情况下，载流子在源极就发生了速度饱和。结合前面的公式，并且经过复杂的推导，可以得出这时漏极电流ID的表达式为相应地，跨导值为式（1-12）表明，在饱和区MOS管的漏极电流和栅极电压之间不再是平方规律，而变成线性规律，说明栅极电压对漏极电流的控制能力减弱。式（1-12）和式（1-13）还显示，电流和跨导的大小只与MOS管的宽度W有关，意味着当W保持不变时，增大L将有助于提高MOS管的固有小信号增益。3．热载流子效应热载流子效应发生在高场强的环境下。在短沟道器件中，当漏极电压较高时，沟道内的电场强度很强。在这个高电场的作用下，载流子不断作加速运动，获得了足够高的能量。它们在向漏极的运动中引起碰撞电离，一些载流子还能克服衬底和氧化层之间的表面势垒进入氧化层中。这些载流子具有高于热能（kT）的能量，因此称为热载流子。而热载流子引起的效应称为热载流子效应。热载流子效应主要有以下的影响。以NMOS管为例，具有足够高能量的电子在运动过程中和衬底的Si原子碰撞，产生电子-空穴对。电子向漏极运动，形成漏极电流，而空穴则向衬底运动，产生了衬底电流IB。由于衬底具有一定的电阻，因此衬底电流IB将在其上产生衬底电压VB。VB的存在有可能造成源衬之间PN结的正偏，影响MOS管的正常使用。如果电子的能量更高，则有可能穿透衬底表面而进入栅氧化层。这样就形成了栅极的泄漏电流IG，降低了栅极的阻抗。热载流子进入栅氧化层还会造成器件性能的退化，包括阈值电压漂移、跨导降低、亚阈值斜率降低等，这些退化将影响电路的性能。因此，在电路的设计和版图实现中，需要避免热载流子效应的产生。4．阈值电压的变化之前讨论的MOS管的阈值电压和沟道的长度L、宽度W都没有关系。实际上，当MOS管的长、宽发生变化时，阈值电压也会改变。当W固定时，Vth随L的减小而减小；当L固定时，Vth随W的减小而增大。L或W越小，Vth的变化越大，短沟特性越明显。另外，阈值电压还受漏源电压VDS的影响。当MOS管的VDS上升时，漏极的耗尽层将变厚，向着源极的方向延伸。当漏极电压达到一定大小时，漏极和源极的耗尽层相连，使得源极和衬底之间的势垒下降，源、漏极之间产生很大的电流，栅极失去对漏极电流的控制作用，这称为“穿通”现象。发生穿通的过程通常称为漏致势垒降低效应，该现象的存在使得Vth随着VDS的增大而减小。1.4CMOS器件模型CMOS器件模型主要包括分析用的大信号模型、小信号模型和进行计算机辅助设计的spice模型三大类，在不同的设计场合及工作状态下模型参数各不相同，本节就对这三类模型进行详细讨论。1.4.1MOS管大信号模型从前面的分析我们知道，漏极电流ID主要受栅源电压VGS控制，因此可以认为MOS管是一个压控电流器件。MOS管的大信号模型如图1.12所示，压控电流源代表漏极电流ID。RD和RS分别表示漏极和源极的接触电阻。当ID较小时，这两个电阻可以忽略。两个二极管代表了源极-衬底和漏极-衬底之间耗尽层形成的PN结。在正常工作状态下这两个PN结是反偏的，从源极/漏极到衬底只存在漏电流，它们的大小可以用式（1-14）和式（1-15）表示，其中IS为PN结的反向饱和电流。图1.12中的电容CGS、CGD、CGB、CBS和CBD代表MOS管各极之间的电容，这些电容共同决定了MOS管的高频特性。图1.12MOS管的大信号模型1.4.2MOS管小信号模型我们在前两节中说明了MOS管在直流状态下的电流-电压关系，建立了大信号模型。根据这个模型来分析MOS电路，可以得到电路的直流工作状态。通常这是一个稳定的状态，称为电路的直流工作点。当电路中存在一定频率的交流信号时，就需要用MOS管的交流小信号模型来分析。MOS管的交流小信号模型是以其直流工作点为基础的。由于分析的是MOS管对小信号的响应，因此可以在工作点附近采用线性化的方法得出模型。小信号模型中的参数直接由直流工作点的电流、电压决定。相同的MOS管在不同的直流工作点得到的小信号参数是不同的。交流模型反映的是MOS管对具有一定频率的信号的响应，它有别于MOS管的直流特性，我们可以通过在直流偏置点产生一个小的增量，并通过计算它所引起的其他偏置参数的增量来构建小信号模型。由于漏极电流ID是栅-源电压的函数，且栅极和源极之间的低频阻抗很大，因此可以引入一个压控电流源gmVGS来表示，如图1.13所示。图1.13基本的MOS管小信号模型由于沟道长度调制，漏极电流ID会随着漏-源电压的变化而变化。这一效应可以用一个压控电流源来表示，又因为电流源的电流值与它两端的电压成线性关系，所以通常用一个等效阻抗ro来模拟，如图1.14所示。ro称为MOS管的本征电阻，它决定了MOS管的放大增益。图1.14用电阻模拟沟道调制效应的MOS管小信号模型连接于漏极和栅极之间的电阻ro可由以下公式得到根据前面对MOS管体效应的分析，衬底电势直接影响阈值电压，所以也就对栅-源过驱动电压产生一定的影响。在其他端口保持恒定电压的情况下，漏极电流ID也是衬底电压的函数，因此可以用连接于漏极和源极之间的电流源来模拟体效应对MOS管的影响。其电流值为，考虑体效应的MOS管小信号模型如图1.15所示。图1.15用电流源表示体效应的MOS管小信号模型我们已经给出了跨导gmb，以及考虑沟道调制效应和体效应的MOS管小信号模型。这个模型适用于较低的工作频率。当工作频率升高时，必须考虑MOS管各极之间电容的作用。高频下完整的MOS管小信号模型如图1.16所示。图1.16完整的MOS管小信号模型最后来看MOS管的频率特性。定义MOS管电流增益为1时的工作频率为MOS管的特征频率fT。对数字工艺而言，fT表征了MOS管的开关速度；对模拟电路而言，fT表征了MOS管的工作频率。对一个电路来说，一般其工作频率都要远低于fT，大约在（1/5）fT以下。当前MOS工艺的特征频率可以达到40～60GHz，先进的MOS工艺可以达到100GHz以上，fT表达式为也就是说，MOS管的特征频率是其跨导和栅极电容之比。当MOS管工作在饱和区时，假设CGS远大于（CGD＋CGB），则式（1-17）可以化简为1.4.3MOS管计算机仿真模型前面讨论的MOS管模型虽然便于手工计算，但忽略了很多二阶效应，虽然用于手工计算的简单模型必不可少，但对于计算机仿真来说则需要一个更为精确的模型。作为计算机仿真模型发展和模拟应用领域的领导者，加州大学伯克利分校于1984年开发出了BSIM1模型，基本满足了亚微米MOS管模型的需要。BSIM1模型以多参数曲线拟合实验的方式研究建模问题，模型用60个参数描述MOS管的直流性能。1991年，经过改进的BSIM2模型，主要考虑了输出电阻与热电子效应、源漏寄生电阻和反型层电容的关系，该模型有99个直流参数。1994年，BSIM3模型推出，这个模型使用简单，只有40个直流参数，但却可以对模拟电路实现很好的仿真性能。目前第三版BSIM3V3已经成为工业界标准的MOS管计算机仿真模型。下面对BSIM和BSIM3V3模型进行简要介绍。1．BSIM模型BSIM模型的建立是以小几何构型MOS晶体管物理特性为基础的，它同时兼顾了弱反型和强反型两种状态。BISM大约有六十几个参数，其主要特性包括：（1）载流子迁移率与垂直电场的关联；（2）源极和漏极的电荷共享；（3）沟道变窄；（4）亚阈值导电；（5）离子注入器件的非均匀掺杂；（6）几何构型关联。BSIM模型以数量较少的一些参数为基础，其数值均从具体的加工特征中获取。2．BSIM3V3模型BSIM3V3的一个显著提高是建立了统一的I/V模型，该模型可以描述从亚阈值直到强反型区的各个工作区域内，以及线性到饱和各个状态下的电流和输出电导特性，这一增强确保了电流、电导率及其导数在所有过渡区域内均能保持连续。并且，BSIM3V3更加关注深亚微米MOS管在工作状态中才可能出现的重要影响，其主要特性包括：（1）阈值电压减小；（2）垂直场迁移率退化；（3）速度饱和影响；（4）漏极感应势垒降低（5）沟道长度调制；（6）亚阈值导通；（7）漏区和源区的寄生电阻；（8）输出电阻的热电子效应。1.5小结本章首先介绍了CMOS模拟集成电路设计的重要性和基本流程，使读者对模拟集成电路设计有一个概括性的了解。之后从MOS管的工艺基础入手，分节介绍了MOS管的工作原理、常用符号、电流/电压特性，并以此推导了MOS管在各个工作区的电流表达式。接下来分析了MOS管的二阶效应和短沟道效应，在深亚微米工艺下，这两种效应在很大程度上决定了MOS管的性能。最后分析了MOS管的大信号、小信号和计算机仿真模型，着重介绍了BSIM系列模型，因为该模型是进行设计仿真的重要基础，这一点读者会在后面几章的仿真设计中有所体会。第2章ADE概述与基本操作指引目前CMOS模拟集成电路设计的复杂程度越来越高，对电路的设计指标要求越来越高，电路的功能越来越多，而设计周期却越来越短，传统的设计方法已经无法满足集成电路的设计需求。使用计算机EDA（ElectronicDesignAutomation）仿真工具进行CMOS模拟集成电路设计已经成为必然趋势。目前国内外各种商业化的EDA工具不断涌现，但首推Cadence公司的ADE仿真工具，其次是Synopsys公司的Hspice仿真工具。本书主要介绍Cadence公司的ADE仿真工具在CMOS模拟集成电路设计中的应用。ADE仿真工具支持所有CMOS模拟集成电路及射频模拟集成电路的设计，是当今国内集成电路设计领域应用最为广泛的设计仿真工具。本章对ADE仿真工具进行总体介绍，包括ADE仿真工具的主要特点、操作界面和基本操作等。2.1ADE概述ADE——AnalogDesignEnvironment，是美国Cadence公司开发的集成电路设计自动化仿真软件，其功能强大，仿真功能多样，包含直流仿真（DCAnalysis）、瞬态仿真（TransientAnalysis）、交流小信号仿真（ACAnalysis）、零极点分析（PZAnalysis）、噪声分析（NoiseAnalysis）、周期稳定性分析（PeriodicSteady-stateAnalysis）和蒙特卡罗分析（MonteCarloAnalysis）等，并可对设计仿真结果进行成品率分析和优化，大大提高了复杂集成电路的设计效率。此外，Cadence公司还和多家半导体晶元厂家合作建立了仿真工艺库文件PDK（ProcessDesignKit），设计者可以很方便地使用不同尺寸的PDK进行CMOS模拟集成电路设计和仿真。除了上述仿真功能外，ADE还提供与其他EDA仿真工具，如Synopsys公司的Hspice、安捷伦的ADS、Mathworks的Matlab等进行协同仿真，再加上自带的丰富的元件应用模型库，大大增加了集成电路设计的便捷性、快速性和精确性。2.1.1ADE的特点1．简洁易用的仿真环境和界面ADE提供的完整功能可使所有电路设计者快速完成模拟设定、环境建立与分析模拟结果，环境中包含VirtuosoSpectreCircuitSimulator、VirtuosoUltrasimFull-chipSimulator或其他业界标准的仿真器，如图2.1所示。使用者在设计流程中可快速且容易地通过视觉化的图形界面了解模拟集成电路中特定参数对电路产生的影响，内建OCEAN程序语言更加速了bash运算，而通过OASIS（OpenArtworkSystemInterchangeStandard）整合套件，ADE可轻松与Cadence或其他业界使用的其他仿真器整合使用，加速电路设计。图2.1ADE中包含的各种仿真器2．内建的波形显示和信号分析能力内建的WaveScanWaveFormDisplayTool包含波形计算功能，可针对各种设计结果如电压、电流、模拟参数、工作点做代数方程式运算，并提供更完善的后仿真分析（Post-layoutSimulation）环境，在模拟和混合信号分析上支持更高阶的波形分析模式，如噪声、工艺角、统计性和射频分析等，同时支持PNG、TIFF、BMP等文本或图形格式，提高了跨平台的可携带性。3．有力衔接Virtuoso版图设计平台对于完整的Virtuoso版图设计平台而言，ADE是不可或缺的重要环节，它能方便地利用提取的寄生元件参数来快速完成后仿真（Post-layoutSimulation）的模拟，并与前仿真（Pre-layoutSimulation）的模拟结果做比较，紧密地扮演了电路（Schematic）和版图（Layout）连接者的角色。同时，模拟电路在ADE环境中可整合行为级（BehavioralModel）的模型来完成电路设计目的。4．交互的仿真模式设计者可以在仿真过程中快速改变参数，并在不断调整参数和模拟之中找到最佳的电路设计结果，减少电路设计者模拟所花费的时间。5．支持先进的分析工具ADE支持各种电路分析和模拟，通过简单的界面化电路模拟操作，可以让设计者快速掌握电路设计，节约大量学习和设计仿真参数的时间。ADE还提供多种进阶的电路模拟工具，如ParametricAnalysis（参数分析）、CornerAnalysis（工艺角分析）、MonteCarloAnalysis（蒙特卡罗分析）、RFAnalysis（射频分析）。1）ParametricAnalysisParametricAnalysis可以帮助设计者针对半导体元件或电路参数的特定范围进行扫描，并可借由扫描多重参数的分析比较来修正最佳的参数值，而搭配内建波形窗口可快速在波形群组间进行搜索比较，找到最佳的结果。2）CornerAnalysisCornerAnalysis提供一个简便的方法来做工艺角模拟分析，针对特定的工艺角组合电压、温度及其他参数状况，并经过简单的界面操作，可以方便地加入新的工艺角，达到一次设定即可自动完成多重模拟的目标。通过CornerAnalysis可找出问题参数值的范围，提高工艺良率。3）MonteCarloAnalysisMonteCarloAnalysis可以帮助设计者针对多种参数以概率分布的方式随机抽样来做模拟，并以统计图表的方法呈现。设计者可以利用MonteCarloAnalysis分析结果，以其统计的角度预先做良率分析，优化设计，提高生产良率。2.1.2ADE的仿真设计方法ADE可以帮助设计者进行模拟、射频和混合信号等电路的设计和仿真，仿真方法大致可分为瞬态仿真、直流仿真、交流小信号分析、零极点分析、噪声分析和周期稳定性分析。1．瞬态仿真瞬态仿真是ADE最基本也是最直观的仿真方法。该仿真功能在一定程度上类似于一个虚拟的“示波器”，设计者通过设定仿真时间，可以对各种线性和非线性电路进行功能和性能模拟，并且在波形输出窗口中观测电路的时域波形，分析电路功能。2．直流仿真直流仿真的主要目的是为了得到电路中各元件及电路节点的直流工作点。在该仿真中，所有独立和相依的电源都是直流形态，而且将电感短路及电容断路。利用直流仿真中的扫描参数功能，还可实现电路参数与温度、输入信号、工艺参数的扫面分析。3．交流小信号仿真交流小信号仿真是ADE的另一项重要功能，可计算电路在某一频率范围内的频率响应。交流小信号仿真先计算出电路的直流工作点，再计算出电路中所有非线性元件的等效小信号电路，进而借助这些线性化的小信号等效电路在某一频率中进行频率响应分析。该仿真的主要目的是得到电路指定输出端点的幅度或相位变化。因此，交流仿真的输出变量带有正弦波性质。4．零极点分析零极点分析对于网络分析和模拟电路如放大器、滤波器的设计尤其重要。利用该分析可得到网络或系统的零极点分布情况，进而分析系统的稳定性；或者利用分析结果配合电路补偿技术，如改变频宽或增益，从而达到设计的要求。5．噪声分析噪声分析是基于电流直流工作点的条件下，来计算交流节点电压的复数值。仿真中认为噪声源与其他的电路噪声源相对独立，总输出噪声是各噪声源贡献的均方根之和。利用噪声分析可以对电路的等效输出噪声、等效输入噪声、噪声系数等进行仿真分析。6．周期稳定性分析周期稳定性分析采用大信号分析的仿真方法，来计算电路的周期稳定性响应。在周期稳定性分析中，仿真时间独立于电路的时间常数，因此该分析能快速计算如高Q值滤波器、振荡器等电路的稳定性响应。在应用了周期稳定性分析之后，ADE仿真器还可以通过附加其他周期小信号分析来为频率转换效应建立模型，特别是在诸如混频器转换增益、振荡器噪声和开关电容滤波器等电路的仿真中尤其重要。2.1.3ADE与其他EDA软件的连接由于当今模拟电路的设计规模日益庞大，每个EDA软件在整个系统中都扮演着不同的角色，其主要功能和侧重点各不相同。因此，软件和软件之间、软件和工艺模型厂商之间的合作也成为设计中重要的组成部分。1．SPICE电路转换器电路转换器可以将由PSPICE、HSPICE、ADS等产生的电路图转换成ADE能读取的电路图形式进行仿真分析；同时，也可以将ADE生成的电路图转换成其他SPICE格式的电路图，通过其他EDA软件进行仿真验证。2．电路格式转换器电路格式转换器是设计者与其他EDA软件进行沟通和联合仿真的桥梁，可以将不同的EDA软件，如ADS、Modelsim等所产生的文件格式转换成ADE可以使用的文件格式。3．版图布局接口ADE软件还可与Cadence公司自身的版图设计环境Virtuoso、SpringSoft的Laker工具方便地相连接，设计者可对照ADE中的电路图进行版图物理设计。2.2ADE的基本操作模拟设计环境（AnalogDesignEnvironment，ADE）作为CadenceIC模拟仿真的一个重要组件，需要与命令行窗口（CommandInterpreterWindow，CIW）、设计库管理器（LibraryManager）和电路图编辑器（SchematicEditor）配合，才能进行一个完整的模拟集成电路设计。本节就对CadenceIC的启动设置、命令行窗口、设计库管理器、电路图编辑器和模拟设计环境做一个详细介绍。2.2.1CadenceIC启动设置要运用CadenceIC进行模拟集成电路设计，首先需要保证CadenceIC已由系统管理员正确地安装在UNIX/Linux环境下。安装完成后，还需要对CadenceIC进行所需文件的配置，以下对主要配置文件进行介绍。1．启动配置文件.cdsinit.cdsinit文件是在CadenceIC中启动时运行的SKILL脚本文件。该文件配置了很多CadenceIC的环境配置，包括使用的文本编辑器、热键设置、仿真器的默认配置等。如果CadenceIC没有找到.cdsinit文件，则软件中的快捷键等功能均不能适用。CadenceIC搜索.cdsinit文件时，首先会搜索程序的启动路径，然后搜索用户的主目录。默认的配置文件路径为：＜Cadence工具目录＞/tools/dfII/samples/local/cdsinit2．其他配置文件如果需要，在程序的运行目录建立其他的启动配置文件，如.cdsenv、.cdsplotinit、display.drf等。这些配置文件分别有自己的用途：.cdsenv——用于设置启动时的环境变量；.cdsplotinit——CadenceIC打印和输出图形的设置；display.drf——版图编辑器中显示颜色等的配置。这些配置文件的搜索路径首先是程序启动目录，其次是用户的主目录。这些配置文件的样本位置如下：.cdsenv——＜Cadence安装目录＞/tools/dfII/samples/.cdsenv.cdsplotint——＜Cadence安装目录＞/tools/plot/samples/cdsplotinit.sampledisplay.drf——＜Cadence安装目录＞/share/cdssetup/dfII/default.drf3．设置设计库配置文件cds.lib设计库（Library）配置文件放置在CadenceIC程序的运行路径下，如要在～/project目录下运行CadenceIC，就需要在该目录下建立cds.lib文件。这个文件设置的是CadenceIC中设计库的路径。常用命令格式如下。DEFINE格式：DEFINE＜库名＞＜库路径＞INCLUDE格式：INCLUDE＜另外一个cds.lib的全路径＞#行注释符，在行首加入则该行无效。如果cds.lib文件是空文件，则CadenceIC的设计库中就是空的。为了添加基本元件库，需要一些基本元件。可以在cds.lib文件中加入一行：INCLUDE＜Cadence安装目录＞/share/cdssetup/cds.lib2.2.2ADE主窗口和选项介绍在完成CadenceIC的配置文件设置之后，就可以在命令行下运行CadenceIC软件了，通过键盘输入命令：icfb＆如图2.2所示，此时CadenceIC的命令行窗口（CommandInterpreterWindow，CIW）会自动弹出。图2.2CadenceIC的命令行窗口命令行窗口主要包括菜单栏、输出窗口、命令行、鼠标命令、提示栏。菜单栏中又包括“File”、“Tools”和“Options”三个主选项，如图2.3所示。对应每个选项下还有一些子选项，下面对一些重要的子选项予以介绍。图2.3“File”、“Tools”和“Options”三个主选项及其相应子选项1．File菜单选项File→New建立新的设计库（DesignLibrary）或者设计的电路单元（CellView）。File→Open打开已经建立的设计库（DesignLibrary）或者设计的电路单元（CellView）。File→Import导入文件，可以导入包括GDS版图、电路图、cdl网表、模型库、VerilogA及Verilog代码等在内的不同文件。File→Export与导入文件相反，导出文件可以将Cadence设计库中的电路或者版图导出成需要的文件类型。File→Exit退出icfb工作环境。2．Tools菜单选项Tools→LibraryManager图形化的设计库浏览器，其界面如图2.4所示，从中可以看到cds.lib文件添加的工艺库和设计库。图2.4LibraryManager窗口Tools→LibraryPathEditorLibraryPathEditor可以用来修改设计库配置文件（cds.lib），如图2.5所示。在这个界面中可以直观地对cds.lib文件进行修改和添加。图2.5LibraryPathEditor窗口Tools→AnalogEnvironment该子选项用于模拟电路仿真，其中的选项包括：Simulation——打开模拟设计环境ADE；Calculator——用于对仿真结果进行公式计算的计算器工具；ResultBrowser——仿真结果浏览器；Waveform——仿真结果绘图程序。Tools→TechnologyFileManager用于管理设计库所采用的工艺库文件，包括版图设计时所需要的技术文件和显示文件等。3．CIW窗口中的其他部分输出窗口：主要显示一些操作的输出信息和提示，包括一些状态信息和警告信息、错误提示。这些提示有助于分析操作中的问题。命令行：在这一栏中可以运行SKILL语言的命令，利用命令可以对界面上的任何项目进行控制，从电路编辑到仿真过程，都可以用SKILL语言控制。

CIW中的输出窗口和命令行合在一起实际上就是一个命令界面。命令语言是SKILL语言。图形界面只是在命令行基础上的扩展。在图形界面上的任何操作或者快捷键都是通过命令行最终实现的。命令行的好处是可以采用语言控制复杂的操作，并且可以进行二次开发，将命令与界面整合起来，有效提高了整个软件的可扩展性和易用性。鼠标命令：这一栏显示的是鼠标单击左、中、右键分别会执行的SKILL命令。提示栏：这一栏显示的是当前CadenceIC程序运行中的功能提示。2.2.3设计库管理器（LibraryManager）介绍设计库管理器的窗口如图2.6所示，包括“Library”、“Category”、“Cell”、“View”四栏，在平时的应用中“Category”一般收起，不予显示。以下对这四栏的含义做详细介绍。图2.6设计库管理器窗口1．Library“Library”即设计库，该设计库中存在的库是在cds.lib文件中定义的，包含我们设计时所需要的工艺厂提供的工艺库及设计时建立的设计库。一个设计库中可以含有多个子库单元。通常在进行不同的设计时，建立不同的设计库，可以有效地对电路进行修改和管理。2．Category“Category”类别是将一个设计库中的单元分为更加详细的子类，以便在调用时进行查找。当一个设计库的规模比较大时，可以用分类的方式管理设计库中单元的组织。在小规模的设计中分析往往没有必要，这时可以在面板显示选项栏取消显示分类（ShowCategories）选项，分类就会被跳过。如图2.6中，在“analogLib”项下对库中的子单元进行分类，可以看到有“Actives”（有源器件）、“Passives”（无源器件）、“Sources”（激励源）等。3．Cell“Cell”单元可以是一个器件，也可以是一个电路模块或者一个组成的系统顶层模块。4．View一个“Cell”在电路设计中需要不同的方法进行显示。例如，一个模拟电路模块，在设计内部结构时可能需要将它表示为电路图；而在引用该模块时则需要将其表示为一个器件符号；在绘制版图时可能需要将该模块表示为版图的一部分。又如，一个VerilogA数字代码生成的电路，可以显示为代码形式或者电路符号形式，以方便调用。因此一个单元就必须有多种表示方式，称为“Views”。上面所说的模拟模块有电路图（Schematic）、器件符号（Symbol）、版图（Layout）三个（View），而数字模块则有电路符号（Symbol）、代码（VerilogA）两个（View）。下面介绍一些在设计库管理器菜单中的命令选项。File菜单File→New→Library/CellView/Category：该命令与CIW中的选项完全相同，可以通过这个命令新建设计库、电路单元或者分类。File→SaveDefaults/LoadDefaults：将设计库中的库信息设置保存在.cdsenv文件中。File→OpenShellWindow：打开Shell命令行窗口，在命令行中进行文件操作。Edit菜单Edit→Copy：设计复制，窗口如图2.7所示。通过选择来源库和目标库，可以方便地将子单元电路复制到目标库中。选中“CopyHierarchical”选项，复制一个顶层单元时，就将该顶层单元下所有的子电路一起复制到目标库中。“UpdateInstances”选项保证在对来源库中的子单元电路进行修改时，目标库中被复制的子单元电路也同时被更新。图2.7复制窗口Edit→CopyWizard：高级设计复制向导。如图2.8所示，这个向导支持多个模式，可以在界面第一行的复选框选择简单模式（Simple）。在这个模式下面的“AddToCategory”栏可以指定复制过去的单元或设计库被自动加入某个分类。“DestinationLibrary”下拉菜单指定了复制的目标设计库。图2.8高级设计复制向导窗口层次复制“Hierarchical”通过指定顶层单元，将一个顶层文件单元连同其中直接或间接引用的所有单元一起复制。精确层次复制“ExactHierarchy”与层次复制“Hierarchical”的功能基本相同。唯一不同的是，层次结构复制时将包括这些单元中所有的“View”；而精确层次复制中只有指定单元的“View”会被复制。“ByView”复制，将按照指定的过滤（Filter）选项复制某些设计单元。“ByConfiguration”复制，将根据configview中的配置来选择需要复制的单元和View。Edit→Rename：对设计库进行重新命名。Edit→RenameReferenceLibrary：对设计库进行重新命名的同时，还可用于批量修改设计中单元之间的引用。Edit→Deletebyview：在删除设计库管理器中的设计库的同时，该菜单命令还提供了一个过滤器用于删除设计库中指定的“View”。Edit→AccessPermission：用来修改设计单元或者设计库的所有权和权限。Edit→Catagories：包括对分类进行建立、修改、删除的命令。Edit→LibraryPaths：调用LibraryPathEditor，在LibraryPathEditor中可以删除、添加设计库或者对现有设计库进行属性修改。View菜单View→Filter：显示视图的过滤。View→Refresh：刷新显示。2.2.4电路图编辑器（SchematicEditor）介绍模拟电路的设计主要是依靠电路图编辑器（SchematicEditor）来完成的。电路图编辑器是一个图形化的界面，设计者可以方便地在窗口中添加器件、激励源等完成电路的构建。电路图编辑器可以通过在CIW或者设计库管理器中新建或打开单元的电路图（Schematic）“View”打开，其基本界面如图2.9所示。下面介绍电路图编辑器的使用方法。图2.9电路图编辑器基本界面电路图编辑器界面主要包括状态栏、菜单栏、工具栏、工作区、鼠标命令栏、提示栏。状态栏：其内容包括正在运行的命令、选定的器件数、运行状态、仿真温度和仿真器类型。菜单栏、工具栏：分别位于状态栏下方和屏幕的左边缘，里面的选项是电路设计中的命令。工作区：就是图中黑色的部分，是用来绘制电路图的部分，其中有网格显示坐标。鼠标命令：提示鼠标的左、中、右键分别对应的命令。提示栏：显示的是当前命令的提示信息。下面重点介绍工具栏中的操作，我们在设计中主要通过这些操作来实现电路图的绘制。这些操作也可以通过键盘快捷键来实现，但首先要保证快捷键文件已经包含在.cdsinit文件中。1．保存分别是检查完整性并保存（Check＆Save）、保存（Save）。键盘：X和S键分别是保存、检查并保存。菜单栏：Design→Save/CheckandSave实现保存、检查并保存。通常在绘制电路图时会出现一些连接错误，如短路、断路的情况。这时就需要依靠电路图编辑器的检查功能查找一些明显的错误，所以一般应使用检查并保存选项，而不要强行保存。2．放大、缩小分别是放大和缩小功能。键盘：［键、］键、f键分别表示缩小、放大、适合屏幕。菜单栏：Window→Zoom→Zoomoutby2/Zoominby2表示缩小/放大，Window→Fit表示适合屏幕。3．拖动、复制分别是拖动和复制命令。键盘：c、m、M分别表示复制、拖动、移动。菜单栏：Edit→Copy/Stretch/Move分别表示复制、拖动、移动。这三个命令的操作基本相同：首先选定需要操作的电路部分，包括器件、连线、标签、端口等；然后调用命令；这时单击确定基准点；此时移动鼠标发现选定部分随鼠标指针移动，移动量相当于基准点到现在指针所在点之间的距离；再次单击放下选定的电路或者按Esc键取消。在确定基准点之后拖动的过程中，可以单击F3键选择详细属性。在3个命令中都有旋转、镜像、锁定移动方向的选项；另外，在复制的Array选项中可以设置将选定部分复制为阵列形式；而在拖动的选项中可以选择选定部分与其他部分连接线的走线方式。注意可以用鼠标在工作区框选电路的一部分；按住Shift键框选表示追加部分；按住Ctrl键框选表示排除部分；可在同一个icfb中打开的不同电路图之间使用复制和移动命令；拖动命令只能在当前电路中使用。4．删除、撤销分别是删除和撤销命令。键盘：删除和撤销分别是Del键和u键。菜单栏：Edit→Delete/Undo。删除的操作顺序是：先选择电路的一部分，然后调用删除命令，选定部分将被删除；或者先调用删除命令，然后连续选中要删除的器件，则选中的器件将被连续删除。5．查看或修改器件属性键盘：q键。菜单栏：Edit→Properties→Objects。首先选定电路的一部分，然后调用该命令，则会出现属性对话框，如图2.10所示。在应用栏的第一个下拉菜单中可以选择设置应用范围，可以只修改当前器件（onlycurrent）、应用于所有选定器件（allselected）或者所有的器件（all）；第二个下拉菜单可以选定需要修改的元素类型，是设置器件实例（instance）还是连接线（wiresegment）。不同的器件有不同的属性特征，在“Modelname”以下的器件属性按需要进行修改即可。图2.10器件属性对话框6．调用器件键盘：i键。菜单栏：Add→Instance。调用该命令之后，显示如图2.11所示的选项对话框。图2.11调用器件对话框在“Library”和“Cell”栏输入需要引用的单元，也可以按“Browse”按钮，打开一个设计库浏览器，从中选择希望引用的器件或者单元。输入器件类型之后，窗口中将会出现一些器件的初始参数设置，可以在其中直接输入需要的器件参数。7．添加连接线分别表示添加细连线和粗连线。键盘：w、W分别表示添加细连线和粗连线。菜单栏：添加细连线和粗连线分别是Add→Wire（Narrow）和Add→Wire（Wide）。调用命令后，在工作区单击确定连线的第一个端点，然后拖动鼠标，将看到连线的走线方式。此时右击，可以在不同的走线方式之间切换。再次单击，确定第二个端点，连接线被确定。在确定第二个端点之前，按F3键会调出详细设置对话框，如图2.12所示，其中可以设置走线方式、锁定角度、线宽、颜色、线型这几个选项。图2.12连接线详细设置对话框8．添加标签（Label）键盘：l键。菜单栏：Add→Label。调用命令之后，显示如图2.13所示的选项对话框。输入标签名字之后，将鼠标指向电路图，则会出现随鼠标移动的标签；单击后标签位置被确定。图2.13添加标签对话框9．添加端口（Pin）键盘：p键；菜单栏：Add→Pin。调用命令后，将显示如图2.14所示的对话框。在该对话框中，可以输入端口的名称、输入/输出类型、是否为总线。图2.14添加端口对话框10．重做键盘：U键。菜单栏：Edit→Redo，重新执行最近一次的操作。2.2.5模拟设计环境（AnalogDesignEnvironment）介绍ADE是CadenceIC的图形化仿真环境，电路图完成后，都要通过这个界面进行仿真参数设置，这是CadenceIC最重要的功能，也是本书讲述的重点。我们可以用以下两种方式打开ADE：在CIW窗口中选择菜单“Tools”→“AnalogEnvironment”→“Simulation”，这样打开的ADE窗口中没有指定进行仿真的电路；在电路编辑器中选择菜单“Tools”→“AnalogEnvironment”，这时打开的ADE窗口中已经设置为仿真调用ADE的电路图。ADE的仿真界面如图2.15所示。图2.15ADE的仿真界面下面着重介绍采用ADE仿真的基本流程。1）打开仿真界面我们已经完成了电路图的绘制，并处于电路图编辑器窗口中，在工具栏中选择“Tools”→“AnalogEnvironment”命令，弹出AnalogDesignEnvironment对话框，如图2.15所示。2）设置工艺库模型在不同的设计中要采用不同特征尺寸的工艺库，而且每个晶圆厂因为制造的工艺各不相同，因此器件模型参数也各有不同。设置工艺库模型库，可以在工具栏中选择“Setup”→“ModelLibrarie”命令，打开如图2.16所示窗口。图2.16设置工艺库模型对话框在该窗口中，可以在“ModelLibraryFile”栏输入需要使用的工艺库文件名，在“Section”栏输入该模型文件中需要的工艺角（Section），如TT、SS、FF等。也可以单击右下角的“Browse”按钮，打开文件浏览器查找需要的工艺库文件。在文件浏览器中选定需要的文件之后单击“OK”按钮，文件的路径就会自动填在“ModelLibraryFile”栏，这时单击“Add”按钮，这个库文件就被加入到中间的列表中。此时，可以继续添加新的模型库文件，也可以在模型库文件列表中选择一个或几个对其做禁用、启用、修改或删除操作。3）设置变量我们在设计中经常会对一些电路参数或者器件进行扫描，以确定最优值，因此经常会在电路中定义一些变量作为参数。例如，可以将一个电阻值定义为R1，则R1就成为一个设计变量。这些设计变量在仿真中都需要赋值，否则仿真不能进行。设置方法是：在工具栏上选择“Variables”→“CopyfromCellView”命令，则电路图中的设计变量自动出现在ADE设计变量框中。这时选择“Variables”→“Edit”命令，或在ADE界面中双击任何一个变量或单击按钮，如图2.17所示的窗口就会出现。在该窗口中可以完成对设计变量的添加、修改、删除等操作。图2.17设置变量对话框4）设置仿真分析在不同的设计中，根据不