如何调试锁相环频率合成器

引言PLL）技术的频率合无线电系统会因为各种各样的原因而采用基于锁相环（成器。PLLPLL）技术的频率合■易于集成到 IC中。（2）无线信道间隔中的灵活性。3）可获得高性能。4）频率合成器外形尺寸较小。□□□□□□ PLL应用中颇具价值的注意事项和使用技巧。PLL概述简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器 □□□□□□VCO）组成。基于 PLL技术的频率合成器将增加两个分频器：一个用于降低基□□,□□□□□□□ VCO进行分频。而且，将相位检波器和 □□□□□□□□□□□□□□□,□□□□□□□□□ 1）。简单的PLL上所增设的这些数字分频器电路实现了工作频率的轻松调节。处理器将简单地把一个 新的分频□□□□□□□ PLL中的寄存器中，更新VCO的工作频率，□□□□□□□□备的工作信道。PLL工作原理PLL是作为闭环控制系统工作， 用于比较基准信号与 VCO的相位。增设基准和反馈分频器的频率合成器负责比较两个由分频器的设定值调节相位。 该相位比较在相位检波器中完成，在大多数系统中，这种相位检波器是一个 相位和频率□□□□□□ -频率检波器生成一个误差电压，口误差电压在±2 n的相位误口范围内近似为线性，并在误差大于±2 n□□□□□□□□□□□ -频率比较□□□□□□□□□□□□□□□□□□□□□ □比如，当PLL在上电期间起□□□□□□ PLL锁定时间，并避免被锁定于谐波之上。VCO□□□□□□□□□□□□□ VCO可以是模块、IC,□□□□□□□□□□□图2□□□□□□□ MAX2361发送器IC□□□□□□□□□□□□□ VCO。谐□□□□□□□□□□□□,□ □□□□□□□□□ 的中频） LO（本机口荡器）进行独特的规定，以便对特定的无线电频率方案提供支持。环路滤波器对由相位 -频率检波器的电荷泵所产生的电流 脉冲进行积分，以□□□□VCO□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□,□□ VCO□□□□□□□□ VCO的频率□□□□□□□以采用诸如电阻器和电容器等无源元件来实现， 也可采用一个运算放大器。 环路□□□□□□□□□ VCO、相位检波器和分频器的增益将设定 PLL带宽。PLL□□□□□□□□□ □□□□□□□□□□□□□□ 在PLL带宽之内，频率合□□□□□□□□□□□□□□□□□□□□□□；□□ PLL带宽之外，口□□□□□□□□□ VCO相位噪声。□□□□□PLL基准输入是一个稳定、无干扰的恒定频 率□□□□□□□无线电设备中都采用了某种形式的晶体振荡器， 原因是其相位噪声非常低， 而且其频率稳定并进行了精确的规定。 PLL□□□□□□□□□,□ □□□□□□相位-频率检波器的较低频率。这一较低的频率将设定用于检波器的比较率，并通过使反馈分频器设定值以“1”的幅度递增的方法来设立可行的最小 频率步进。这变成了合成器的频率分辨率（即频率步长），它应该等于或小于正在设计□□□□□□□□□□□□□□□□□□□□□□□□□□□□ VCO的输出，□□□□□□□□□□□□□□□□□□□□□□□□□□□, VCO的工作频率为：□□□□□□□ 10kHz，因此，使反馈分频器设定值增加 1（即变为88104）□□□□□□□□ 881.04MHz的VCO频率。□□□□□□□□□□□□□□ UHF波段。采用这种 PLL□□□□□□□个不良的后果，即环路带宽内的相位噪声有所增加。在环路带宽内， PLL噪声层的增幅为2010g（N）。在上文所述的场合中，相位噪声将增 加2010g（88103）=98.89dB!这就是基准振荡器必须非常干净的原因。环路的动作将使噪声层增加100dB左右，所以，如果想获得满足当今无线电通信需要的足够输出质 量，就□□□□Q值晶体振荡器。使PLL正常运作VCO部分因为VCO由PLL频率合成器来生成信号输出，所以 PLL□□□□□□□□是由它决定的。 如果 VCO未能正确地运作， 则许多性能参数都将受到影响。 在调□□□□□□□ VCO进行测试，以确保其提供预定的频率范 □□□□□□□□□□□□□□□□ VCO,则需对 PLL进行修正，以取消闭环控制。“断开”□□□□□□□□□□ R3□□□□□ 2），并在C4的两端□□□□□