基本功率集成电路工艺课件

2023/7/11第三章基本功率集成电路工艺2023/7/12/112主要内容功率集成电路兼容工艺概况PIC的隔离技术PIC功率器件PN结的终端技术主流工艺Bipolar-CMOS-DMOS技术SPIC工艺例子HV-IC工艺例子2023/7/13/112功率集成电路工艺

功率集成电路内部包含低压控制电路（以低压CMOS为主）和功率器件两大部分，要实现低压和高压集成在一块芯片上，基本条件满足：一方面必须使高低压器件在电路结构、电性能参数上兼容;另一方面必须在制备工艺上相互兼容。2023/7/14/112功率集成电路兼容工艺概况NMOS-DMOS兼容工艺CMOS-DMOS兼容工艺Bipolar-CMOS-DMOS兼容工艺 2023/7/15/112功率集成电路工艺

由于一般传统CMOS或者Bipolar工艺均无法满足PIC需求，随着工艺水平的不断进步，目前出现的PIC兼容工艺主要有：NMOS-DMOS兼容工艺CMOS-DMOS兼容工艺Bipolar-CMOS-DMOS兼容工艺（简称BCD工艺）等

20世纪80年代中期，意法半导体（ST）公司率先研制成功BCD工艺技术，在一套工艺制程能在一个硅片上制造出Bipolar、CMOS和DMOS高压功率器件。随着集成电路和微电子工艺的进一步发展，BCD工艺已成为PIC制造的主流技术。2023/7/16/112NMOS-DMOS兼容工艺T.Fujihira

等人研制出用于汽车低面(low-side)开关的自隔离NMOS-DMOS工艺（1991年）2023/7/17/112CMOS-DMOS兼容工艺基于0.18μm标准CMOS工艺的扩展漏MOS结构2023/7/18/112CMOS-DMOS兼容工艺

基于标准0.5μm标准CMOS工艺采用智能电压扩展技术的RESURF结构LDMOS。2023/7/19/112CMOS-DMOS与标准CMOS工艺对比次序(a)标准CMOS工艺(b)CMOS-DMOS兼容工艺1P-衬底P-衬底2N阱注入N阱注入3场氧化N-drift注入4N-沟道区注入P-drift注入5P-沟道区注入场氧化6栅氧化及多晶硅淀积N-沟道区注入7NMOS和PMOS源漏注入P-沟道区注入8…栅氧化及多晶硅淀积9…NMOS和PMOS源漏注入10……2023/7/110/112Bipolar-CMOS-DMOS兼容工艺Bipolar-CMOS-DMOS兼容工艺（简称BCD工艺）是一种将Bipolar、CMOS和DMOS晶体管集成在同一块硅衬底上的工艺。BCD工艺集成DMOS功率器件，不仅不需要额外的封装和片外整合就可以直接驱动负载，而且可以达到提高性能、减小成本和降低功耗的目的。2023/7/111/112ST公司的第一代BCD工艺

ST公司开发的第一代BCD工艺，是在传统的结隔离双极工艺基础上，兼容纵向DMOS器件的4μm60V

工艺。第一代BCD工艺只需要12块掩模版，相比普通的双极工艺并没有增加很多。基于第一代BCD工艺的PIC产品为L6202和L6203，均为集成DMOS的桥驱动IC，最大驱动电流可以达到

3A。2023/7/112/112ST公司的第二代BCD工艺

相比第一代：光刻精度4μm->2.5μm单位面积集成器件650个/mm2->1500个/mm2功率器件的特征导通电阻下降接近一半2023/7/113/112BCD发展状况

目前BCD工艺已被广泛运用于电源管理、显示驱动、汽车电子、工业控制等PIC领域。众多国内外的功率半导体厂商加入到BCD工艺这一领域：STMicroelectronicsPhilipsBCDsemiconductorTexasInstrumentsNationalSemiconductorOnsemiPowerIntegration等等公司。2023/7/114/112ST公司ST公司从1986年开发出第一代BCD工艺之后，其工艺水平

得到不断改进和提高。目前ST公司已开发出一系列用于功

率集成电路制造的BCD工艺，如BCD3、BCD4、BCD5、BCD6。继BCD6之后，BCD工艺已发展到采用特征线宽为0.18μm

的BCD8技术，同时在VLSICMOS工艺基础上集成功率LDMOS器件（包括N型和P型沟道）。目前ST公司的BCD

系列工艺的PIC产品广泛运用于通信、消费类电子、汽车电

子等领域。2023/7/115/112国家半导体公司

国家半导体（NationalSemiconductor）公司开发一系列BCD工艺，其相应产品主要集中在电源管理方面，是全球第一大的稳压器及电压参考电路供应商。2023/7/116/112BCD工艺几个发展方向

目前BCD工艺还向以下几个方向发展：

SOI方向与微电子机械系统（MEMS）结合与SOC系统结合2023/7/117/112BCD工艺几个发展方向SOI方向：利用SOI良好的隔离优势进行高性能和高稳定性的PIC产品的实现。目前SOI材料衬底的成本较普通的硅片要高3～6倍，限制

SOI-BCD的进一步发展。为了将SOI电路的成本降低，ST公司、Atmel公司、Philips

公司等开展相关研究推出一系列改进的工艺，实现高密度复杂低压控制电路与高压DMOS器件的集成。

2023/7/118/112BCD工艺几个发展方向与微电子机械系统（MEMS）结合：MEMS是硅片上制造的传感器，除特殊刻蚀工艺外其他与功率集成电路的工艺基本相同，从而使它成为目前功率集成电路实现模拟采集的关注热点。处于成本考虑，目前功率集成电路和MEMS还是分开制造，然后放在一个基片上进行封装。2023/7/119/112BCD工艺几个发展方向与SOC系统结合：将微处理器、存储器、电源管理和数字信号处理等单元集成在一起的高智能功率系统。这种复杂度的提高，使得基于BCD工艺的电路也开始向模块化、单元化方向发展，通过调用标准单元库使得SPIC设计更加灵活、方便，缩短设计时间和减小设计费用。2023/7/120/112PIC的隔离技术自隔离PN结隔离介质隔离隔离技术比较2023/7/121/112自隔离

自隔离技术是利用晶体管和衬底之间形成的“天然”PN结反偏来实现隔离的。

2023/7/122/112PN结隔离

PN结隔离技术是双极型集成电路中最早采用的隔离技术，利用N-外延层和P-衬底形成PN结提供衬底隔离，再用深扩散将每个器件分隔开来。PN结隔离技术根据外延厚度的不同，又可以分为两种不同的实现方案，一种是采用厚外延技术，一种是采用薄外延技术。

2023/7/123/112薄外延PN结隔离

采用薄外延技术的PN结隔离实现的功率器件一般为横向RESURF结构高压器件。

2023/7/124/112薄外延PN结隔离特点高低压器件可同时实现优化；高压器件的耐压可以简单地通过增大或减小漂移区的长度而改变，因此一种制造工艺便可获得不同耐压的最佳化高压器件；可以实现强抗闩锁能力的CMOS电路和高性能双极器件的集成；浅隔离结易于制作，不会消耗过多芯片有效面积。2023/7/125/112厚外延PN结隔离

采用厚外延技术的PN结隔离实现的功率器件一般为纵向VDMOS结构为主。2023/7/126/112厚外延PN结隔离VDMOSHVPMOSNMOSPMOS2023/7/127/112厚外延PN结隔离这种技术主要优点是能利用纵向DMOS管的高电流处理能力。当芯片中采用电流处理能力较大的纵向器件（VDMOS、

NPN和IGBT等）且电极从芯片表面引出时，为了使器件发挥更佳的性能，降低纵向器件的导通电阻，一般还增加N+埋层和深N+注入工艺。2023/7/128/112介质隔离

介质隔离就是采用某些半导体工艺技术使器件间被介质隔离，目前已被应用于如FED显示驱动、PDP显示驱动、汽车电子、马达驱动等领域。2023/7/129/112介质隔离由于介质隔离的宽度不受外延层厚度和击穿电压的影响，所以隔离区可以很小，大大减小硅片的面积，提高封装密度；由于介质隔离的效果非常好，相对PN结没有寄生管，寄生电容也非常低，从而减小了串扰和闩锁效应的发生，使得设计大大简化；由于介质隔离在高温下保持较好的隔离性能，从而提高了器件的开关速度，以便应用于更高速高性能的数字和模拟电路中；介质隔离具有优越的电磁兼容（EMC）性和抗辐照性能。2023/7/130/112介质隔离同样介质隔离也存在缺点，对于采用SiO2隔离的工艺而言，由于SiO2热导率比单晶Si要低，在PIC运用时更易造成局部过热效应，导致器件产生二次击穿，从而影响PIC性能和可靠性。这就要求设计人员在版图设计时特别注意。2023/7/131/112隔离技术比较隔离方式PN结隔离自隔离介质隔离实现成本较高低高工艺难度低低高工艺层次多少多适合器件纵向、横向器件皆可横向器件纵向、横向器件皆可隔离性能较好一般最好干扰和闩锁抑制较好一般最好隔离占芯片面积大较小最小2023/7/132/112PIC功率器件PN结的终端技术弱化表面场（ReducedSurfaceField）技术场限环（FieldLimitingRing）技术场板（FieldPlate）及有关技术表面变掺杂（VariationofLateralDoping）技术轻掺杂（LightlyDopingDrain）技术2023/7/133/112弱化表面场技术

RESURF（ReducedSurfaceField）技术是一种常见的设计横向高压器件的工艺技术，一般称为弱化表面场技术或电场缓冲技术。采用RESURF技术，可以明显改善高压横向LDMOS、

LIGBT等功率器件的性能（如与耐压有折衷关系的fT

和导通电阻Ron等）。2023/7/134/112RESURF技术原理(a)厚外延结构(b)薄外延RESURF结构2023/7/135/112场限环（FieldLimitingRing）技术

为了抑制边缘曲率效应引起的电场集中，一般在元胞一定距离外，扩散一个或多个浮空P+环包围所有的元胞，这就是场限环技术。2023/7/136/112场板（FieldPlate）及有关技术场板技术是另一种改变表面电场分布、提高器件耐压的常用终端结构，既可运用于纵向器件，也可运用于横向器件。而且，场板技术经常和场限环、RESURF技术结合起来一起使用，来改善表面击穿特性。场板可以有效地抑制表面电荷引起的低击穿，增强表面击穿电压。从目前的工艺来看，场板主要可分为金属场板（MetalFieldPlate，简称MFP）和阻性场板（ResistiveFieldPlate，简称RFP）。2023/7/137/112表面变掺杂技术

表面变掺杂（VariationofLateralDoping,简称VLD）技术，可以有效地降低表面峰值电场，其电场分布将变得十分平坦，从而提高器件的击穿电压。一般的VLD技术是在结的边缘采用多次硼注入工艺和扩散工艺，从而使横向掺杂浓度发生变化，表面电场得以减弱。2023/7/138/112表面变掺杂技术2023/7/139/112轻掺杂技术

在集成电路工艺中，特别在深亚微米工艺中，轻掺杂

LDD（LightlyDopingDrain）技术可有效降低横向电场强度和热载流子效应。对于PIC而言，LDD技术同样可以减小高电场引入的热载流子效应，从而提高源漏穿通电压。2023/7/140/112轻掺杂技术2023/7/141/112轻掺杂技术2023/7/142/112Bipolar-CMOS-DMOS技术BCD工艺概念BCD工艺的种类和发展现状BCD工艺的最新研究进展SOI技术2023/7/143/112BCD工艺概念BCD工艺是目前单片功率集成的最常用工艺技术。它将双极、CMOS和DMOS晶体管集成在同一硅衬底上的工艺。一套设计良好的将Bipolar、CMOS和DMOS整合在一起的BCD工艺流程，不仅应该让三类器件在集成之后仍旧发挥各自的优势，而且相比原有的基础工艺不应增加太多的工艺步骤。2023/7/144/112BCD工艺的种类和发展现状

由于BCD工艺集成的功率器件变化很多，因而以BCD命名的工艺已成为世界上种类最多的工艺系列之一。根据采用隔离技术不同，BCD工艺可分为自隔离、

PN结隔离和介质隔离；根据采用器件不同，BCD工艺基本可分为以双极工艺为主的BCD工艺和以CMOS工艺为主的BCD工艺2023/7/145/112两类不同BCD工艺的典型例子以CMOS工艺为主以BJT工艺为主2023/7/146/112BCD工艺发展分支高压BCD高功率BCD高密度BCDRF-BCDSOI-BCD2023/7/147/112高压BCD高压BCD的运用范围主要集中于100V～

700V的高压PIC中。目前集成更多复杂的数字功能以控制复杂的高压输出极是发展的一个趋势，减小光刻尺寸将是高压BCD工艺的发展方向。2023/7/148/112高压BCD例子离线BCD技术的电源芯片2023/7/149/112高功率BCD高功率BCD主要用于40～90V电压范围的大电流应用领域。由于该类PIC芯片要处理很大的电流，这就要求功率器件导通电阻要小，因而功率器件所占的芯片面积很大。高功率BCD的发展方向重点是优化功率器件降低导通电阻同时降低成本。在实际过程中，减小工艺光刻尺寸并不能无限制的降低器件导通电阻（如VDMOS器件）。采用Trench技术的DMOS器件能进一步降低导通电阻，从而节省芯片面积和降低生产成本。2023/7/150/112高功率BCD例子ST公司的0.8μmBCD4工艺2023/7/151/112高密度BCD受成本、面积和可靠性方面的不断需求提高，BCD工艺开始向更高集成度方向，这就促使了高密度BCD的发展。高密度BCD是指通过提高加工精度以减小器件和连线的线条宽度从而能在单位芯片面积上实现更多电路功能，这与目前VLSI电路和标准CMOS工艺发展方向一致。2023/7/152/112高密度BCD例子典型的高密度BCD工艺有ST公司的BCD5、BCD6和

BCD8工艺，其中BCD5工艺的特征尺寸为0.6μm，

BCD6工艺的特征尺寸为0.35μm，BCD8工艺的特征尺寸为0.18μm，这些工艺都能集成微处理器、非易失型存储器（如EEPROM）等。2023/7/153/112BCD6工艺2023/7/154/112近年来一些BCD工艺及其电学参数SOIBCDBCD4BCD5BCD6BCD8Litho(μm)1.00.80.60.350.18DualGateOxideNNYYYCMOSLg(μm)1.00.80.60.350.18CMOS(V)5553.3/51.83.3or5DMOS(Lat./Vert.)LL&VLLLPowerN&PLDMOSYNYYYDMOS(V)30/100/20030/4570/80/9016/20/30/4570/805/12/2045/705/12/2045NVM（非易失性存储器）--YYYMetalLevels(lastthick)1-22-32-33-4-54-5-62023/7/155/112RF-BCD随着无线便携式产品的飞速发展，RF-BCD已成为目前研究的一个热点。通过对BCD工艺优化，满足现代射频集成电路在功率、高速和低成本的需求。ST半导体还在0.18μmCMOS平台上实现N型和P型互补的RFLDMOS器件，截止频率分别达到18GHz和

12GHz，击穿电压分别为15V和14V。2023/7/156/112BCD工艺的最新研究进展BCD工艺今后的发展趋势主要集中在：用于LCD和OLED的HVCMOS-BCD工艺用于RF功率放大器的RF-BCD工艺高性能的SOI-BCD工艺随着工艺的日益发展，不同类型的BCD工艺开始慢慢走到了一起，如高密度的BCD工艺采用SOI技术。2023/7/157/112A-BCD9工艺-0.13μm

采用三栅、最大支持6层金属的工艺流程，集成功率器件的耐压达到100V。EHVMOS器件的漂移区均采用STI结构，这是一种A-BCD工艺新的技术。2023/7/158/112SOI技术SOI（Silicon-On-Insulator）表示绝缘衬底上的硅，它将硅做在绝缘层衬底（如蓝宝石等）上，或在顶层硅和背衬底之间插入一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点，用SOI技术制造的器件比体硅器件更具有优越性。SOI技术被国际上公认为“二十一世纪的硅集成电路技术”，具有很大的发展前景。2023/7/159/112SOI材料的制备

目前SOI材料制备技术主要以二氧化硅为绝缘层，以硅为衬底层和有源层的SOI材料。其中其中发展较快的有：注氧隔离（SeparationbyImplantationofOxygen，SIMOX）硅片直接键合（Silicon

Direct

Bonding，SDB）智能剥离（Smart-cut）外延层转移（EpoxyLayerTransfer，ELTRAN）等技术。2023/7/160/112注氧隔离技术2023/7/161/112注氧隔离技术SIMOX技术是在高温条件下，将高剂量氧离子注入到单晶硅中形成隔离层，在超高温退火条件下形成顶层硅、二氧化硅埋层、体硅三层结构的新型半导体材料。2023/7/162/112注氧隔离技术采用SIMOX技术制备的硅膜均匀性较好，通过调整氧离子注入能量和剂量的方法可精确控制表面硅层的厚度以及

SiO2埋层的厚度，一般在50～600nm范围。采用SIMOX技术制备的离子注入机必须采用大束流注入机，以满足氧离子大剂量注入的要求。由于氧离子注入深度有限，一般生成的SOI材料硅膜较薄。注入能量为500keV时，SiO2埋层深度为0.5μm；注入能量为1MeV时，SiO2埋层深度为1μm。2023/7/163/112注氧隔离技术如果要获得较厚的硅膜，可以采用ESIMOX（EpoxySIMOX）技术进行实现。即通过在SIMOX的基片上长外延的方法来获得较厚的顶层硅；SIMOX技术还存在的缺点就是会引起较多的缺陷以及

Si/SiO2界面质量不佳。2023/7/164/112硅片直接键合技术2023/7/165/112硅片直接键合技术硅片直接键合SDB技术也是制备SOI材料的常用方法之一。

SDB技术是将二片镜片抛光硅片经过适当表面清洗与处理，可以在室温下直接键合，再经加热增加其键合强度而成为一个整体。当两个表面十分平整的硅片放在一起，非常靠近时由于受硅片之间的范德瓦尔斯力的作用，两个硅片就粘接在一起；然后通过加热退火，增加硅片之间的键合强度。SDB技术可实现不同晶向、不同掺杂类型、不同杂质浓度、不同硅片厚度和带有SiO2的键合，因而具有很强的灵活性。2023/7/166/112硅片直接键合技术

优缺点：硅膜质量高；氧化层厚度和硅膜厚度可以随意调整；适合于大功率器件以及MEMS技术；硅膜减薄一直是制约该技术发展的重要障碍；一般采用机械研磨、化学抛光和等离子辅助化学腐蚀等方法，硅膜厚度的均匀性较难控制。键合要用两片体硅片制成一片SOI片，成本较高。2023/7/167/112智能剥离（Smart-cut）技术针对SOI材料减薄难点以及硅片直接键合技术效率偏低问题（需要消耗两块硅片才能得到一块SOI材料片），

1995年Bruel就提出采用Smart-cut技术来解决这个难点。它是在硅片直接键合技术上增加薄层转移技术。这种方法制得的硅膜均匀性相当好，厚度偏差控制在

10nm以内。特别适用于制备薄硅膜、厚埋氧层材料。2023/7/168/112智能剥离（Smart-cut）技术首先利用H+在硅片中形成气泡层，H+的能量精确控制硅层厚度。2023/7/169/112智能剥离（Smart-cut）技术将注H+硅片和硅基片键合2023/7/170/112智能剥离（Smart-cut）技术2023/7/171/112智能剥离（Smart-cut）技术

键合之后，进行两步热处理：首先在大约500℃退火使得硅膜和整块晶片分开；随后在大约1100℃进行第二次热处理以加强转移层和基片之间的结合强度；最后对表面进行化学机械抛光，形成光滑表面的SOI材料基片。2023/7/172/112外延层转移（ELTRAN）技术外延层转移ELTRAN技术也是一种薄层转移技术，它和键合技术一起使用可以得到十分平整的硅膜。ELTRAN技术的原理就是利用多孔硅表面可以生长平整的外延层，同时引入多孔硅以获得可控的键合晶片的分裂。该技术能灵活的控制硅膜和埋氧层厚度，从几十μm

到几十nm都可以通过改变生长条件而得到，工艺控制较为容易。2023/7/173/112外延层转移（ELTRAN）技术2023/7/174/112外延层转移（ELTRAN）技术2023/7/175/112外延层转移（ELTRAN）技术2023/7/176/112四种SOI制备技术优缺点SDB技术的SOI材料缺陷密度低，更接近传统硅片，但界面缺陷和顶层硅的厚度不易控制，适用于制造厚埋氧层材料；SIMOX技术的SOI材料缺陷密度较高，但表面硅层和埋层二氧化硅厚度可精细控制，只能制备薄硅膜和薄埋氧层的材料；Smart-cut材料是利用H+离子注人，适用于制备薄硅膜和厚埋氧层的材料；ELTRAN技术的适用范围最广。2023/7/177/112SOI-BCD工艺SOI-BCD工艺是在SOI材料硅片上利用挖槽回填介质的方法

实现各器件的横向隔离，然后在绝缘层上硅膜的有源区制造

高密度的功率集成电路。目前SOI工艺采用的隔离技术有硅

岛隔离、LOCOS隔离、浅槽隔离和厚膜SOI基深槽介质隔离

等技术。SOI隔离比PN结隔离可以显著减小隔离区的宽度，从而减小

了PIC芯片面积，降低了成本。但由于SOI材料本身成本较

高，所以SOI工艺的PIC产品成本还较高。2023/7/178/112SOI-BCD工艺

根据SOI技术实现，SOI-BCD工艺分为两类：一类为全隔离的SOI-BCD结构，埋氧层存在于硅片全部；另一类为PartialSOI-BCD结构，硅片功率器件的下面是

没有埋氧层的。2023/7/179/112全隔离SOI-BCD工艺2023/7/180/112全隔离SOI-BCD工艺2023/7/181/112PartialSOI-BCD工艺

为了在SOI-BCD工艺更好的发挥纵向功率器件的性能，有的SOI-BCD工艺集成两个以上的共电源纵向功率器件，这种结构被称为PartialSOI-BCD结构。2023/7/182/112PartialSOI-BCD工艺这种结构比其他的常规深槽SOI结构难度更大，但是大大提高了输出级功率处理能力，有较强的抗干扰能力，适用于恶劣环境下的运用。目前日本部分研究机构正在开展相关的研究，并取得一定的研究成果。国内方面，中电集团二十四所也提出了两种PartialSOI-BCD结构，一种采用硅片键合技术，另一种采用SIMOX技术，并将这两种结构命名为Semi-SOI结构。2023/7/183/112SPIC工艺例子SPIC工艺特点SPIC外延工艺流程SPIC外延工艺步骤可实现器件2023/7/184/112SPIC工艺特点从SPIC的特点出发，SPIC要在CMOS和Bipolar基础上集成功率器件。如果功率管采用纵向器件，那么工艺必须采用外延工艺（或者SOI

工艺），同时还必须增加埋层、隔离等工艺，

从而大大增加工艺兼

容的难度，同时由于隔离的存在使芯片面积变得很大。若采用横向功率器件，理论上BiCMOS工艺不需要增加任何层次就

可以生成横向功率器件，但是这样的横向功率器件一般耐压和导通

电阻等性能很难调整到所需的设计值，特别在500V以上的高耐压情

况下，PN结曲率半径会对横向击穿电压产生很大影响。2023/7/185/112500V的SPIC外延工艺流程2023/7/186/112SPIC外延工艺步骤BLP注入外延版12023/7/187/112SPIC外延工艺步骤P+隔离P阱版2版32023/7/188/112SPIC外延工艺步骤N阱

淡硼P-区版4版52023/7/189/112SPIC外延工艺步骤场氧多晶硅淀积版6版72023/7/190/112SPIC外延工艺步骤PMOS源漏区注入NMOS源漏区注入版8版92023/7/191/112SPIC外延工艺步骤金属铝版11版10引线孔2023/7/192/112可实现器件HV-LDMOS一般二极管齐纳二极管标准CMO