微机接口作业专题培训课件

微机接口作业2第一章1．1280486CPU较80386CPU改进之处在哪里？试述80486SX与80486DX的区别。答：与80386相比，80486做了以下改进：⑴内部包含8KB4路组相联高速缓冲存储器L1Cache，并支持主板上的64~256KBL2Cache。⑵内置了浮点运算器（协处理器）FPU，加快了浮点数值运算。⑶采用突发总线BurstBus传输方式，提高了CPU与内存数据的交换速度。⑷采用精简指令集计算机RISC。80486DX内部包含MPU和FPU，80486SX内部不包含FPU，这两种CPU仅有此区别。3第二章2．332位EFLAGS寄存器包含哪些标志？它分为几种？各自的功能是什么？答：EFLAGS包含三种标志：状态标志、控制标志和系统标志。状态标志报告算术指令执行后状态；控制标志DF用于控制串指令的执行方向；系统标志用于控制执行方式、I/O权限、屏蔽中断、调试、任务转换和控制保护模式与虚拟8086模式之间的转换等操作。2．26如果GDTR的值为001300000000FFH，装入LDTR的选择符为0040H，那么将要装入缓存的LDT描述符的起始地址是多少？答：GDTR的前32位00130000为GDT线性基址。选择符为0040H=0000000001000000，选择符的前13位0000000001000=0008H表示LDT描述符在GDT中的表目序号为8，每个描述符占用8个字节，0008H×8=0040H，表明第8个描述符占据GDT表中第40~47H共8个字节，故序号为8的LDT描述符起始地址为00130000H+0040H=00130040H。4第二章2．27选择符0224H指向LDT中从地址00100220H开始的段描述符。描述符为：(00100220H)=0110H、(00100222H)=0000H、(00100224H)=1A20H、(00100226H)=0001H，那么段基址和段限及其他属性将是怎样？描述符规定的存储器段是否已装入物理存储器？是代码段还是数据段？如果EIP的当前值为00000226，那么代码段取回的下一条指令物理地址是多少？答：段描述符8个字节分别为：00

01

1A

20

0000

01

10H。段描述符格式为：

311615063565552514847403932段基址15~0位段限15~0位段基址31~24位GD/B00段限长19~16位访问权限段基址23~16位5第二章绿色数字为权限字节，数值1AH=0

00

1

1

01

0，P=0

表示段未装入内存；DPL=00

表示访问权限为0级；S=1

为其他段；E=1

为代码段，可执行；ED/C和W/R为01，代码段C=0

表示非证实代码段，R=1

为可读，可执行；A=0

表示该段未访问。紫色数字为GD/B00=0

000，G=0，单位字节。D/B=0，对代码段为D=0

表示操作尺度和寻址尺度为16位。红色数字为段基址00200000H，蓝色数字为段限10110H，当G=0时段限高12位补0，因此段限为00010110H。下一条指令物理地址是00200226H。

2．38试述在保护模式下通过中断门或异常门转入同一特权级或更高特权级的中断或异常处理程序的执行过程。答：当某条指令产生异常或某条指令执行结束响应外部中断请求时，CPU根据异常/中断向量号从IDT找到相应的异常门/中断门描述符。6第二章门描述符中的选择符指向一个在GDT或当前LDT中的可执行代码段描述符，此描述符的段基址指向程序代码段的基地址，门描述符中的偏移量指向相应处理程序的入口。据此CPU可将控制转移到处理程序。2．59说明转换后援缓冲器TLB的作用和工作原理。TLB是处理器与内存之间的相联存储器，存放CPU近期访问过页的有关信息，共有32页的信息。若访问的线性页号在TLB中（命中），可直接获得高20位物理地址（物理页基址），与线性地址中的12位偏移量拼接形成32位物理地址；若访问的线性页号不在TLB中（脱靶），按照查页目录表、查页表、访问页的方法访问内存。同时将该线性地址所对应的线性页号、物理页号、属性调入TLB。当TLB满时，按LRU算法调出最近最少使用的页和调入刚未命中的线性地址所在的页。7第三章3．10何为动态存储器的刷新、刷新周期、刷新时间间隔？动态RAM的刷新时间间隔为多少时保存的信息才不会丢失？答：对动态MOS存储器进行“假读”，当存储元信息为“1”

时对存储元MOS管栅极电容充电；当存储元信息为“0”

时对存储元MOS管栅极电容放电，这种方式称为刷新，可保持存储元信息。刷新周期即刷新时间间隔是指从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。动态RAM的刷新时间间隔小于2ms时所存信息不会丢失。3．12说明PC/XT机内存奇偶校验的过程。答：PC/XT存储电路带有奇校验功能，增加1位校验位，在电路中，使用奇偶发生/校验器74S280和奇偶校验触发器74LS74对存储信息进行奇校验。8第三章74S280的EVEN（偶）输出连接校验位输入。写入数据时，8位数据经74S280进行奇校验，若数据中1的个数为奇数时EVEN为低，校验位写入0，为偶数时EVEN为高，校验位写入1。读出时，8位数据位和校验位经74S280进行奇校验，若“1”

的个数为奇数则ODD=1，与内存地址选择信号信号经与非门后为低，读信号的上跳沿将“0”

信号打入奇偶校验触发器74LS74，触发器输出“0”

表示正常。若“1”

的个数为偶数则ODD=0，使与非门输出高电平，导致奇偶校验触发器为“1”，表示校验异常。校验异常时触发器端输出信号，送到NMI控制电路，产生MNI中断，并且校验触发器Q端输出的PCK信号送接口芯片8255A的PC7端，系统可通过读8255A的PC端口判断是否发生奇偶校验错误。9第三章3．17试用4片EPROM2764构成容量为32KB的ROM系统，地址区域为00000H~07FFFH，请画出逻辑原理图。解：地址区域为：00000000000000000000~00000111111111111111，因此A19~A15

应为0，用A19~A17经负与门产生G1，A16产生，A15产生，由A14~A13AA14B

CA1574LS138

CPU

A16Y3G1Y2Y1&Y0

A17A18

A19A12~A02764276427642764

D7~D0A13经74LS138译码器产生4组片选信号，分送4个芯片。10第四章4．16把控制字82H装入82C55A的控制字寄存器后，其端口A、B、C的操作方式是什么？各端口引线的输入输出方向是什么？答：端口A：方式0，输出，端口B：方式0，输入，端口C：方式0，输出。PA7~PA0输出，PB7~PB0输入，PC7~PC0输出。4．17利用一个异步串行通信系统传送文件资料，系统的通信速率为1200Baud，待传送的资料为5000个汉字长，设系统不用检验位，停止位只用1位，问至少需要多少时间才能穿完全部资料？答：一个数据帧包含1个起始位，8个数据位和1个停止位共10位，1个汉字占2个字节，要传送的数据位数为10×5000×2＝100000（位），所需时间＝数据位数/波特率＝100000/1200=83.3333（秒）4．18若要把数据通信速率设置为1200Baud，应向Intel8250芯片内除数锁存器写入何值？（设外部输入时钟为1.8432MHz)11第四章答：数据串行通信时，用外部输入时钟采样

SIN，当测出SIN有负跳变后，连续采样8次均为

0表明为起始位，以后每16个时钟周期读取一次数据位，直至停止位。因此，当数据通信速率设置为1200Baud，在除数锁存器中应写入：1.8432M/1200/16=96=0060H4．19编程使8254每隔45分钟定时输出中断请求IRQ。输入脉冲频率为2.385MHz，不增加其他器件。画出连接图，编写初始化程序。设8254的I/O端口地址为40H~43H。解：输入脉冲频率为2.385MHz，每45分钟要定时输出请求信号，则计数初值为：2.385M×45×60=6439500000。由于初值太大，因此需要三个计数器串联使用。6439500000=60000×4293×25，三个计数器初值分别为60000、4293和25。计数器0工作方式2，写低、高字节，二进制计数，计数初值为60000（EA60H）。12第四章计数器1工作方式2，写低、高字节，二进制计数，计数初值为4293（10C5H）。计数器2工作方式3，写低字节，二进制计数，计数初值为25（19H）。MOVAL，00110100BOUT43H，ALMOVAX，EA60HOUT40H，ALMOVAL，AHOUT40H，ALMOVAL，01110100BOUT43H，ALMOVAX，10C5HOUT41H，ALMOVAL，AHOUT41H，ALMOVAL，10010110BOUT43H，ALMOVAL，19HOUT42H，AL13第五章5．4简述在单片8259A情况下一个可屏蔽中断的处理过程。答：外设发送中断请求信号IRi，若IMRi=0则IRRi

被置1。若此时未进行中断处理或此中断的优先级高于正在服务的中断优先级，则控制逻辑向CPU发送中断请求INT，请求中断服务。CPU响应中断请求，在第一个总线周期发送第一个应答信号。优先级判别电路将对应的ISRi

位置1，并清除IRRi。在第二个总线周期发送第二个，8259A接收该信号后，通过D7~D0发送中断类型码。CPU依靠类型码调用中断处理程序，执行中断处理程序完成数据传送。若8259A被设置为AOEI（自动结束中断）方式，则在结束时复位ISR中优先级别最高的位。若设置为OEI方式。则由软件命令复位ISR中指定位。14第五章5．88259A的查询方式在什么场合使用？如何设置？答：当一个中断服务程序被若干个中断源公用时，利用查询方式，CPU不需要执行中断响应周期，可减少程序量，节省了存储器空间。此外，当中断系统超过64级时，无法通过CASi

的连接发送从片标志码，从而无法识别中断请求。这种情况前两级中断仍采用向量方式响应中断，第三级采用查询方式。用查询识别第三级中断请求，执行响应的中断处理程序。CPU可通过设置OCW3的P＝1，进入查询方式，以接着其后的一次输入操作读信号作为CPU的中断响应信号。5．19用汇编语言编写对PC/AT两片8237芯片进行全“0”

和全“1”

测试的程序。解：编制的程序如下：15第五章MOVAL，04H命令寄存器D2=1，禁止8237工作OUTDMA+08H，ALOUTDMA+0DH，AL总清命令MOVAL，0FFH做全“1”

检查AA：MOVBL，AL保存写入数据到BXMOVBH，ALMOVCX，08H循环测试8个寄存器MOVDX，DMADX指向通道0当前地址寄存器BB：OUTDX，AL写入低8位OUTDX，AL写入高8位INAL，DX读出写入的低8位MOVAH，AL存放在AH中INAL，DX读出写入的高8位CMPBX，AX读出数据与写入数据比较JECC相同转CC16第五章HLT不相同出错，系统停止CC：INCDX寄存器口地址加1，指向下一个寄存器LOOPBB循环检测其他寄存器INCAL使AL+1，若AL+1=0，则做全“0”

检测，AL+1=1，则检测结束。JZAAMOVAL，00H命令字=00H，DACK低电平有效、DERQ高电平有效、滞后写、固定优先级、允许DMAC工作、禁止M→M传送。OUTDMA+8，AL

以上是对从片进行检测，从片寄存器I/O地址为00H~0FH，主片I/O地址为0C0H~0DEH，分配在偶地址上，检测方法类似。5．21固定优先级，程序结束中断，按下列条件，画出中断顺序图。①IR3

上有请求②IR2

上有请求③IR6

上有请求④IF恢复为1⑤IF恢复为1⑥EOI清ISR位⑦EOI清ISR位⑧IF恢复为1⑨EOI清ISR位17响应IR3中断IRR3=0保护断点关中断，IF=0ISR3=1处理IR3中断响应IR2中断IRR2=0保护断点关中断，IF=0ISR2=1处理IR2中断开中断STIIF=1处理结束EOI清ISR2位IRET响应IR6中断IRR6=0保护断点关中断，IF=0ISR6=1处理IR6

中断开中断STIIF=1处理结束恢复断点EOI清ISR6

位IRETIR6上有请求IRR6=1开中断STIIF=18259发送IR2中断请求INT8259发送IR6中断请求INT处理IR3中断处理结束EOI

清

ISR3

位恢复断点IRETIR2上有请求IRR2=1

主程序现行指令结束判断INTR？

IR3上有请求

IRR3=1

8259

发送

IR3

中断请求

INT

下一条指令18第六章6．4简要说明PC总线、ISA总线和EISA总线的区别与联系。答：PC总线是一种8位总线，对应的I/O扩展槽为62线PC扩展槽，槽中带有20位地址信号A19~A0和8位数据信号D7~D0

。ISA总线兼容PC总线，在PC扩展槽下方增加36线扩展槽，槽中增加4位地址信号A23~A20和8位数据信号D15~D8

。EISA总线在ISA扩展槽中增加2排引脚，将引脚数扩展到198。总线信号分上下两层，上层为ISA信号，下层为ISA扩展信号。地址信号扩展到32位，数据信号扩展到32位。6．5有哪几种局部总线？它们的特点如何？标准局部总线目前有两种：一种是1993年Intel公司发布的PCI总线。目前该总线可分为PCI1.0和PCI2.0。另一种是VL-BUS。局部总线是32位高速总线，具有132MB/S的数据传输率。其优点是采用了开放性结构、协议简单、传输率高、价格低廉、支持多种硬器件。19第六章6．11简要说明RS–232、USB、IEEE1394串行接口的区别。答：RS–232采用DB–9或DB–25连接器在数据终端设备DTE和数据通信设备DCE之间传输信息。其标准定义的逻辑电平与计算机内部的TTL电平不匹配，连接时需经电平转换。USB接口用差分信号传送信息，其接口包含+5V电源、地线和差分传输信号D+和D–

。支持带电热拔插，可实现即插即用。总线+5V电源可提供500mA电流，对某些小型外设可改由总线供电。USB接口具有可扩展性，一个接口经集线器转接后可扩展为127个接口。IEEE1394主要用于连接便携式多媒体设备，可将一个信息源的数据向多个目的传送的，兼有异步通信和同步通信能力，采用节点串联方式可连接63台设备，在设备之间建立一种对等网络连接。20第七章7．7说明CGA字符显示、彩色图形显示的工作原理。答：CGA字符显示、彩色图形显示的作过程如下：⑴

CPU在显示器水平和垂直回扫期间，把要显示的信息写入显示缓存。⑵

CRTC6845产生水平同步、垂直同步信号，并按时产生显示缓存地址、读出显示信息。⑶在字符模式下，读出的字符代码经字符发生器，再经过并/串转换，变换成点阵串行信息进入彩色编码器。字符属性信息经过转换进入彩色编码器，产生红、绿、蓝和亮度信号。⑷在图形方式下，读出像素信息，经并/串转换进入彩色编码器。根据彩色选择寄存器选定色组，产生红、绿、蓝和亮度信号。⑷红、绿、蓝、亮度信号以及水平、垂直同步信号经过插座与显示器相连，在显示器上显示字符或图形。21第七章7．9利用INT10设置模式和CGA直接程序设计编程模式4写象素。其中，CX=列坐标、DX=行坐标、AL=颜色值，写象素即用AL中颜色值操作CRT显示点对应的VRAM中象素值。假设行号、列号、颜色值三项参数已置入DX、CX和AL中，则对应的INT10设置模式编程如下：MOVAH，00H

设置320×200×4色显示模式MOVAL，04HINT10HMOVAH，0CH

对由DX指定的行坐标和CX指定的列坐标交叉点写入由AL指定颜色的象素。AH=0CH，调用中断10后实现写象素。INT10H22CGA直接程序设计编程：PUSHDX

保存行号PUSHCX

保存列号PUSHAX

保存颜色值SHRCXCX=列号÷4SHRCXMOVAX，DX

将行号置入AXSHRAXAX=行号÷2MOVBX，50HAX=（行号÷2）×50H

MULBXADDCX，AXCX=（行号÷2）×50H

+（列号÷4）POPAX取出行号ANDAX，01H判断行号的奇偶，为偶数转AA，为奇数则：CX=（CX）+2000H，数据存放在后8K。JZAA：ADDCX，2000HAA：POPBX

取出列号ANDBX，0003HBX=（列号mod4)23SHLBXBX=2×（列号mod4)MOVAX，0006HBX=6–2×（列号mod4)

用BX保存位号SUBBX，AX

MOVAX，B8000H

附加段ES作为显示数据段，段地址为

B800HMOVES，AXPOPAX

取出颜色值（AL中为颜色值）BB：CMPBX，0H

根据位号，将AL中最低2位颜色值移至和位号相对应的位。