数字电子技术应用基础数字电子技术应用基础讲义

数字电子技术应用基础数字电子技术应用基础讲义（3-2）第3章

组合逻辑电路

（3-3）第3章组合逻辑电路

概述3.1组合电路的基本分析方法和设计方法3.2加法器和数值比较器3.3编码器和译码器3.4数据选择器和分配器3.5用中规模集成电路实现组合逻辑函数3.6只读存储器3.7组合电路中的竞争冒险（3-4）一、组合逻辑电路的特点逻辑功能的特点：任意时刻的稳定输出仅仅取决于当时的输入信号，而与电路原来的状态无关。组合逻辑电路的一般结构如图所示。组合逻辑电路的概述电路结构的特点：

1、由门电路组合而成，不包含任何记忆元件；

2、信号是单向传输的，不存在输出到输入的反馈回路。组合逻辑电路I输入I0In-1I1Y0Ym-1Y1Y输出Y0=F0(I0,I1,…,In-1)Y1=F1(I0,I1,…,In-1)…Ym-1=Fm-1(I0,I1,…,In-1)数字逻辑电路分为组合逻辑电路和时序逻辑电路（3-5）二、组合电路逻辑功能的表示方法用来表示逻辑函数的几种方法——逻辑图、真值表、卡诺图、逻辑表达式及时间图等，都可以用来表示组合电路的逻辑功能。三、组合逻辑电路的分类

1、按照逻辑功能特点不同划分：加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器等。

2、按照使用基本开关元件不同划分：CMOS、TTL等。

3、按照集成度不同划分：SSI（SmallScaleIC，小规模集成电路）、MSI（MediumScaleIC，中规模集成电路）、LSI（LargeScaleIC，大规模集成电路）、VLSI

（VeryLargeScaleIC，超大规模集成电路）等。（3-6）

3.1组合电路的基本分析方法和设计方法一、分析方法①根据给定的逻辑图写出输出函数的逻辑表达式。②化简逻辑表达式，求出输出函数的最简与或表达式。③列出输出函数的真值表。④描述电路的逻辑功能。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。

3.1.1组合电路的基本分析方法给定组合逻辑电路写输出逻辑表达式化简分析其功能列出真值表分析其功能（3-7）二、分析举例：解：⑴、根据逻辑图写输出逻辑表达式并化简1：组合逻辑电路如图，试分析其逻辑功能。⑵、根据逻辑表达式列真值表⑶、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。&&&&YAB011000011011YA

B（3-8）分析举例2：分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&&&&&&&&&&&&ABCDY[解]1.逐级写输出函数的逻辑表达式WX2.化简3.列真值表ABCDABCDYY000000010010001101000101011001111000100110101011110011011110111111111111000000004.功能说明：当输入四位代码中1的个数为奇数时输出为1，为偶数时输出为0—检奇电路。（3-9）解：⑴、根据逻辑图写输出逻辑表达式练习：1、组合逻辑电路如图，试分析其逻辑功能。Y3≥1≥111ABCYY1Y2≥1⑵、化简逻辑表达式

电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为与非运算的关系。⑶、电路的逻辑功能（3-10）2：试分析图示电路的逻辑功能。解：第一步：由逻辑图可以写输出F的逻辑表达式为：（3-11）第二步：原式可变换为第四步：确定电路的逻辑功能。由真值表可知，三个变量输入Ａ，Ｂ，Ｃ，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。第三步：列出真值表如表所示。ABCF00000100001001111000101111011111（3-12）

3.1.2组合电路的基本设计方法一、设计方法根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步骤，可以大致归纳如下：

1、进行逻辑抽象①分析设计要求，确定输入、输出信号及它们之间的因果关系。②设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简称函数。组合逻辑功辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的逻辑电路。（3-13）③状态赋值，即用0和1表示信号的有关状态。④列真值表。根据因果关系，把变量的各种取值和相应的函数值，以表格形式一一列出，而变量取值顺序则常按二进制数递增排列，也可按循环码排列。

2、进行化简

①输入变量比较少时，可以用卡诺图化简。②输入变量比较多用卡诺图化简不方便时，可以用公式法化简。

3、画逻辑图

①变换最简与或表达式，根据所用元器件(分立元件或集成芯片)的情况将函数式进行化简。求出所需要的最简式。

②根据最简式画出逻辑图。（3-14）

二、设计举例

例1：试设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。

解：分析：“多数表决电路”是按照少数服从多数的原则对某项决议进行表决，确定是否通过。令逻辑变量A、B、C

——

分别代表参加表决的3个成员，并约定逻辑变量取值为0表示反对，取值为1表示赞成；逻辑函数Y——表示表决结果。Y取值为0表示决议被否定，Y取值为1表示决议通过。按照少数服从多数的原则可知，函数和变量的关系是：当3个变量A、B、C中有2个或2个以上取值为1时，函数Y的值为1，其他情况下函数Y的值为0。（3-15）1、列真值表2、由真值表可写出：Y(A,B,C)=∑m(3,5,6,7)11100001BC0001111001AY3、填卡诺图化简逻辑函数00010111000001010011100101110111YABC

4、输出函数式Y=AB+BC+AC5、用与门、或门设计电路6、用与非门设计电路思考：若只用二输入与非门设计电路，如何画逻辑图？提示：的形式画逻辑图。将函数式化为&&≥1ABCY&&&ABCY&&（3-16）首先确定输入变量：设：A,B,C为输入变量分别代表参加表决的逻辑变量，Y为输出变量，表示输出结果。规定：A,B,C为1表示赞成，为0表示反对。Y=1表示通过，Y=0表示反对。ABAC第二步：函数化简第三步：画逻辑电路图解：第一步：列真值表真值表ABCY00000010010001101000101111011111ABCY&&&

例2：设计一个三变量表决器，其中A具有否决权。BCA0001111001111（3-17）

例3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。

解：设定变量和状态赋值：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。列真值表：根据逻辑要求列出真值表如下。逻辑表达式：由真值表得逻辑逻辑表达式已为最简与或表达式ABY000011101110（3-18）画逻辑电路图：用与非门实现用异或门实现（3-19）

例4：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。

解：⑴逻辑抽象①输入、输出信号：输入信号是四个开关的状态，输出信号是路灯的亮、灭。②设定变量用S表示总电源开关，用A、B、C表示安装在三个不同地方的分开关，用Y表示路灯。③状态赋值：用0表示开关断开和灯灭，用1表示开关闭合和灯亮。（3-20）④列真值表：由题意不难理解，一般地说，四个开关是不会在同一时刻动作的，反映在真值表中任何时刻都只会有一个变量改变取值，因此按循环码排列变量S、A、B、C的取值较好，如右表所示。00000000101010100000000100110010011001110101010011001101111111101010101110011000YSABC⑵进行化简由下图所示Y的卡诺图可得101001010000000

0BC10110001SA00011110（3-21）⑶画逻辑图用异或门和与门实现。①变换表达式

②逻辑图：如下图所示。＝1＝1&ABCSY（3-22）练习：设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[解]1.逻辑抽象输入变量：1--亮0--灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1--有0--无列真值表RYGZ000001010011100101110111100101112.卡诺图化简RYG010001111011111（3-23）练习：设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[解]3.画逻辑图&1&&&11≥1RGYZ（3-24）作业题P225题3.1(a)P226题3.5（3-25）3.2加法器和数值比较器3.2.1加法器一、半加器和全加器1.半加器（HalfAdder）两个

1位二进制数相加，不考虑来自低位的进位。0001101100101001真值表函数式Ai+Bi=Si

(和)Ci(进位)（3-26）逻辑图曾用符号国标符号半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函数式（3-27）2.全加器（FullAdder）两个

1位二进制数相加，考虑来自低位的进位。Ai+Bi

+Ci-1(来自低位进位)

=Si

(和)

Ci

(向高位进位)1011---A1110---B+--来自低位进位100101111真值表标准与或式AiBiCi-1000001010011100101110111SiCiAiBiCi-1SiCi0010100110010111---S高位进位←（3-28）卡诺图全加器（FullAdder）AiBiCi-101000111101111SiAiBiCi-101000111101111Ci圈“0”最简与或式圈“1”（3-29）逻辑图(a)用与门、或门和非门实现曾用符号国标符号ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci&&&&&&&≥1111AiSiCiBiCi-1≥1（3-30）(b)用与或非门和非门实现&≥1&≥1111CiSiAiBiCi-1（3-31）3.集成全加器TTL：74LS183CMOS：C661双全加器74LS183VCC2Ai2Bi

2Ci-12Ci2Si

VCC2A2B2CIn

2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1234567141312111098C661VDD2Ai2Bi

2Ci-11Ci1Si

2Si

1Ci-12Ci

1Ai1Bi

VSS（3-32）二、加法器（Adder）实现多位二进制数相加的电路1.四位串行进位加法器特点：电路简单，连接方便速度低=4tpdtpd

—1位全加器的平均传输延迟时间C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI（3-33）2.超前进位加法器

作加法运算时，各位数的进位信号由输入二进制数直接产生。…特点优点：速度快缺点：电路比较复杂（3-34）《逻辑结构示意图》超前进位电路ΣS3ΣS2ΣS1ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI（3-35）3.2.2数值比较器（DigitalComparator）一、1位数值比较器00011011010001100010真值表函数式逻辑图—用与非门和非门实现AiBiLiGiMiLi(A>B)Gi(A=B)Mi(A<B)=Ai⊙Bi1位比较器AiBiAi&1&1&BiMiGiLi（3-36）二、4位数值比较器A=A3A2A1A0A>BL=1A=BM=1A<BG=1真值表比较输入输出A3B3A2B2A1B1A0B0

LGM>100=>100==>100===>100====010<001=<001==<001===<001B=B3B2B1B0LGM4位数值比较器A3B3A2B2

A1B1A0B0（3-37）G=(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)&&1&1&&1&1&&1&1&≥1≥1&1&1&≥1≥1MLGA2A1B3A3B2B1B0≥1A04位数值比较器M=A3B3+(A3⊙B3)A2B2+(A3⊙B3)(A2⊙B2)A1B1+

(A3⊙B3)(A2⊙B2)(A1⊙B1)A0B01位数值比较器AiMiBiAi⊙BiAiBiLiGiAiBi&1&1&L=

MG=M+G（3-38）扩展：级联输入

集成数值比较器

74LS85(TTL)

两片4位数值比较器74LS85

A<BA=BA>B74LS85

A<BA=BA>BVCCA3B2A2

A1

B1

A0

B0B3

A<BA=BA>BFA>BFA=BFA<B地12345678161514131211109748574LS85比较输出1→8位数值比较器低位比较结果高位比较结果

FA<B

FA=B

FA>B

FA<B

FA=BFA>BB7A7

B6

A6

B5A5

B4A4B3A3

B2

A2

B1A1

B0

A0（3-39）比较输入级联输入输出A3B3A2B2A1B1A0B0A<BA=BA>BFA<BFA=BFA>B>001=>001==>001===>001====001001====010010====100100<100=<100

《4位集成数值比较器的真值表》级联输入：供扩展使用，一般接低位芯片的比较输出，即接低位芯片的FA<B

、FA=B

、FA>B

。=====<<110000（3-40）CMOS芯片设置A>B只是为了电路对称，不起判断作用B7

A7B6A6B5

A5

B4A4

FA<BFA=BFA>BCC14585A<BA=BA>BB3

A3B2A2B1

A1

B0A0

FA<BFA=BFA>BCC14585A<BA=BA>B

集成数值比较器CC15485(CMOS)扩展：

两片4位→8位VDDA3B3

FA>BFA<BB0A0

B1B2

A2

FA=BA>BA<BA=BA1VSS12345678161514131211109CC14585

C6631低位比较结果高位比较结果1（3-41）3.3编码器和译码器3.3.1编码器（Encoder）编码：用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）二进制编码器二—十进制编码器分类：普通编码器优先编码器2n→n10→4或Y1I1编码器Y2YmI2In代码输出信息输入编码器框图（3-42）一、二进制编码器用n位二进制代码对N=2n个信号进行编码的电路3位二进制编码器(8线-3线)编码表函数式Y2=I4

+

I5

+

I6+

I7Y1

=I2

+

I3+

I6

+

I7Y0=I1

+

I3+

I5

+

I7输入输出

I0I7是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。输入输出000001010011100101110111Y2Y1Y0I0I1I2I3I4I5I6I73位二进制编码器I0I1I6I7Y2Y1Y0I2I4I5I3（3-43）函数式逻辑图—用或门实现—用与非门实现Y0

Y1

Y2≥1≥1≥1I7

I6

I5

I4

I3I2

I1I0

&&&Y0

Y1

Y2（3-44）优先编码：允许几个信号同时输入，但只对优先级别最高的进行编码。优先顺序：I7I0编码表输入输出I7I6

I5I4

I3

I2I1

I0Y2Y1

Y0111101110001101000110000001011000001010000000100100000001000函数式Y2=I7

+

I6

+

I5

+

I42.3位二进制优先编码器Y1=I7+I6+I5I4I3+I5I4I2Y0=I7+I6I5+I6I4I3

+I6I4I2I1（3-45）输入输出为原变量逻辑图输入输出为反变量Y2Y1Y0≥1≥1≥1&&111111111111111I7I6I5I4I3I2I1I0（3-46）用4位二进制代码对0~9十个信号进行编码的电路1.8421BCD编码器2.8421BCD优先编码器3.集成10线-4线优先编码器（7414774LS147）三、几种常用编码1.二-十进制编码8421码余3码2421码5211码余3循环码右移循环码循环码（反射码或格雷码）ISO码ANSCII（ASCII）码二、二-十进制编码器2.其它二-十进制编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3（3-47）3.3.2译码器（Decoder）编码的逆过程，将二进制代码翻译为原来的含义一、二进制译码器(BinaryDecoder)

输入n位二进制代码如：2线—4线译码器3线—8线译码器4线—16线译码器A0Y0A1An-1Y1Ym-1二进制译码器……输出m个信号m=2n（3-48）1.三位二进制译码器(3线–8线)真值表函数式A0Y0A1A2Y1Y73位二进制译码器…0000000100000010000001000000100000010000001000000100000010000000000001010011100101110111（3-49）3线-8线译码器逻辑图000—输出低电平有效工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111（3-50）2.集成3线–8线译码器--74LS138引脚排列图功能示意图输入选通控制端芯片禁止工作芯片正常工作VCC地1324567816151413121110974LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y774LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY7（3-51）3.二进制译码器的级联两片3线–8线4线-16线Y0Y7Y8Y1574LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA高位Y7A0

A1

A2

A3

74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA低位Y710工作禁止有输出无输出1禁止工作无输出有输出07815（3-52）三片3线-8线5线-24线（1）（2）（3）输出工禁禁禁工禁禁禁工00011011禁禁禁全为174LS138(1)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY0Y7Y774LS138(3)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY16Y7Y2374LS138(2)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY8Y7Y15A0A1A2A3A4………………1（3-53）功能特点：输出端提供全部最小项电路特点：与门(原变量输出)与非门(反变量输出)4.二进制译码器的主要特点二、二-十进制译码器(Binary-CodedDecimalDecoder)将BCD码翻译成对应的十个输出信号集成4线–10线译码器：744274LS42（3-54）半导体显示(LED)液晶显示(LCD)共阳极每字段是一只发光二极管三、显示译码器数码显示器aebcfgdabcdefgR+5VYaA3A2A1A0+VCC+VCC显示译码器共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100111100010010000110100110001001000010000000111100000000000100—低电平驱动Ya（3-55）驱动共阳极数码管的电路Ya圈零：（3-56）A3A2A1A0YfYeYdYcYbYaYgYa圈1：Ya=A2A1A0+A3A2A1A0=A2A1A0+A3A2A1A0=A2A1A0·A3A2A1A0（3-57）共阴极abcdefgR+5VYaA3A2A1A0+VCC显示译码器共阴YbYcYdYeYfYg—高电平驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd（3-58）3.4数据选择器和分配器（3-59）3.4.1数据选择器(DataSelector)能够从多路数据输入中选择一路作为输出的电路一、4选1数据选择器输入数据输出数据选择控制信号A0Y4选1数据选择器D0D3D1D2A11.工作原理00011011D0D1D2D3D000D0DA1

A02.真值表D101D210D311Y

D1D2D33.函数式（3-60）一、4选1数据选择器3.函数式4.逻辑图1&≥11YA11A0D0D1D2D300011011=D0=D1=D2=D3（3-61）╳

╳

╳二、集成数据选择器1.8选1数据选择器7415174LS1517425174LS251管脚排列图功能示意图VCC地1324567816151413121110974LS151D4D5D6D7A0A1A2D3D2D1D0YYSMUXD7A2D0A0A1SYY……禁止使能10000D0

D0

D1

D1

D2

D2

D3

D3

D4

D4

D5

D5

D6

D6

D7

D7

00101001110010111011110A2A0—地址端D7D0—数据输入端（3-62）2.集成数据选择器的扩展两片8选1（74151）16选1数据选择器A2A1A0A3D15D8≥1Y1S74151(2)D7A2D0ENA0A1YY2……D7D074151(1)D7A2D0ENA0A1SYY1……低位高位0禁止使能070D0

D7

D0

D7

1使能禁止D8

D15

0D8

D15

（3-63）3.4.2数据分配器(DataDemultiplexer)将1路输入数据，根据地址码的要求送到指定的输出端一、1路-4路数据分配器数据输入数据输出选择控制00011011D0000D0000D0000D&Y0&Y1&Y2&Y31A01A1DDA01路-4路数据分配器Y0Y3Y1Y2A1真值表函数式逻辑图D（3-64）二、集成数据分配器用3线-8线译码器可实现1路-8路数据分配器数据输出

S1—数据输入（D）地址码

数据输入(任选一路)74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY7S2—数据输入（D）（3-65）3.5用

MSI实现组合逻辑函数3.5.1

用数据选择器实现组合逻辑函数一、基本原理和步骤1.原理：选择器输出为标准与或式，含地址变量的全部最小项。例如

而任何组合逻辑函数都可以表示成为若干最小项之和的形式，故可用数据选择器实现。4选18选1（3-66）2.步骤(1)确定数据选择器的规模和型号(2)写出函数的标准与或式和选择器输出信号表达式(3)对照比较确定选择器各个输入变量的表达式(4)画出连线图（3-67）二、应用举例[例1]用数据选择器实现函数解法1：(1)因为有三个变量，所以用一块有三个地址端的数据选择器74LS151(2)F=AB+BC+AC=AB(C+C)+BC(A+A)+AC(B+B)=ABC+ABC+ABC+ABCY=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(3)令A2=A、A1=B、A0=C，若D3=D5=D6=D7=1，D0=D1=D2=D4=0则Y=ABC+ABC+ABC+ABC=FY74LS151D7D6D5D4D3D2D1D0A2A1A0S(4)连线ABC100Y=F（3-68）[例1]用数据选择器实现函数解法2：(1)用一块双4选1数据选择器74LS153（即2个4选1扩展为3个地址端）(2)F=AB+BC+AC

=ABC+ABC+ABC+ABCY1/274LS153D3D2D1D0A1A0ST1Y1/274LS153D7D6D5D4A1A0ST2BC1AY1=A(A1A0D0+A1A0D1+A1A0D2+A1A0D3)Y2=A(A1A0D4+A1A0D5+A1A0D6+A1A0D7)(3)若D0=D1=D2=D4=0、D3=D5=D6=D7=1则Y1=ABCY2=ABC+ABC+ABCF=Y1+Y2(4)连线F≥101（3-69）[例1]用数据选择器实现函数解法3：(2)标准与或式(1)用1个4选1数据选择器即1/274LS153数据选择器(3)确定输入变量和地址码的对应关系令A1

=A,A0=B则D0=0D1=D2=C

D3=1FABY1/274LS153D3D2D1D0A1A0ST1C(4)画连线图1个4选1数据选择器只有2个地址端，另一变量要接在数据端。（3-70）(4)画连线图(与方法一相同)解法4：图形法按ABC顺序写出函数的标准与或式画F的卡诺图令A1=A,A0=B要使Y=F,须D0=0D1=D2=C

D3=1[例1]用数据选择器实现函数ABC0100010001F10110111Y1/274LS153D3D2D1D0A1A0STAB(1)用1个4选1数据选择器即1/274LS1534选1数据选择器的输出：则1CF（3-71）[例2]用数据选择器实现函数[解法1](2)函数Z的标准与或式8选1(3)确定输入变量和地址码的对应关系(1)若令A2=A,A1=B,A0=C(4)画连线图则D2=D3=D4=1D0=0用8选1数据选择器74LS151ZABC1DD1D1=DY74LS151D7D6D5D4D3D2D1D0A2A1A0S（3-72）3.5.2用二进制译码器实现组合逻辑函数一、基本原理与步骤1.基本原理：二进制译码器又叫变量译码器或最小项译码器,它的输出端提供了其输入变量的全部最小项。任何一个函数都可以写成最小项之和的形式…74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY7（3-73）2.基本步骤(1)选择集成二进制译码器(2)写函数的标准与或式(3)确认变量和输入关系[例]用集成译码器实现函数(1)三个输入变量，选3线–8线译码器74LS138(2)函数的标准与或式(4)画连线图[解]74LS138Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTA（3-74）(4)画连线图74LS138Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTA&FABC1在输出端需增加一个与非门[例]

用集成译码器实现函数(3)确认变量和输入关系令则（3-75）3.6只读存储器（ReadOnlyMemory）分类掩模ROM可编程ROM（PROM—ProgrammableROM）可擦除可编程ROM（EPROM—ErasablePROM）说明:掩模ROMPROM生产过程中在掩模版控制下由厂家写入，内容固定，不能更改内容可由用户编好后写入，一经写入不能更改紫外光擦除（约二十分钟）EPROM存储数据可以更改，但改写麻烦，工作时只读EEPROM或E2ROM电擦除（几十毫秒）（3-76）3.6.1ROM的结构和工作原理1.基本结构一、ROM的结构示意图地址输入数据输出—n

位地址—b

位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12n×bROM……………………最高位最低位（3-77）2.内部结构示意图存储单元数据输出字线位线地址译码器ROM存储容量=字线数位线数=2nb（位）地址输入0单元1单元i

单元2n-1单元D0D1Db-1A0A1An-1W0W1WiW2n-1输入的n位地址码An-1…A0经地址译码器译码后，产生2n个地址信号W0

、…、W2n-1，2