计算机组成原理-第5章中央处理部件cpumips

第5 处理部件CPU的组控制器的组合逻辑（硬布线）微程序控微程序设计 流水线工作同济大学电信学主要知识从CPU的功能掌握组合逻辑（硬布线）掌握微操作的概掌握微程序控制器的实现原理及工作原流水线工作原同济大学电信学CPU的组同济大学电信学CPU的组运算部件寄存用于处理的寄通用寄暂存用于控制的寄同济大学电信学CPU的组用于主存和I/O地址寄存器数据寄存器总时序系统及微操作命令同济大学电信学控制器的组控制器的功列，要预先存放在器中。所以，计算机的工作控制器的基本功能：就是控制机器各部件执行指同济大学电信学控制器的组取指当程序已在器中时，首先由控制器根据程序取出第一条指令，为此要发出指令地址及控分析指指令进行分析，它要求作什么操作，并产生相应的操作控制命令，如果参与操作的数据在器同济大学电信学控制器的组执行指CPU同济大学电信学5.2控制器的组进行处理，人与机器之间要进行，因此控制器控制程序和数据的输入与结果输 同济大学电信学5.2控制器的组对异常情况和某些请求的：(1)CPU当转继(2)DMACPUI/O在I/O与 DMA作CPUDMA 件CPU。同济大学电信学5.2控制器的组控制器的组程序计数器有两种方法形成下一条同济大学电信学控制器的组成结构同济大学电信学5.2控制器的组指令寄存器指令 或操作码同济大学电信学同济大学电信学5.2控制器的组脉冲源及启停线，(reset。或 时启 停。同济大学电信学5.2控制器的组时序控制信号形成并根据被控功能部件的反馈信号调整时序控制信号同济大学电信学5.2控制器的组机器指令执行过指令译分析指令的操以便向器、运算器等发同济大学电信学5.2控制器的组同济大学电信学5.2控制器的组同济大学电信学5.2控制器的组同济大学电信学5.2控制器的组指令执行过程举件ALU组成，并有4个运算结果状态的标志触发N(负数运算结果为负数时，置“1”，否则为Z(零)：当运算结果为零时，Z＝1，否则Z＝0V(溢出)：当运算结果溢出时，V＝1，否则V＝0C(进位运算产生进位信号或减法运算产同济大学电信学5.2控制器的组假设指令格式ADD 同济大学电信学5.2控制器的组指令格式AR。rs→R,(rs1)→ALU,disp→ALU,“+”,ALU→AR③ 器取数同济大学电信学5.2控制器的组假设指令格式置N,Z,V,C状态同济大学电信学5.2控制器的组同济大学电信学5.2控制器的组假设指令格式本条指令完成以下操同济大学电信学5.2控制器的组指令格式 同济大学电信学5.2控制器的组同济大学电信学5.2控制器的组控制器的控制同步控制方异步控制方同济大学电信学控制器的组联合控制方同济大学电信学控制器的组控制器的组成组合逻辑控制微程序控制 同济大学电信学控制器的组数据通路的输出控制，以防总线。同济大学电信学控制器的组同济大学电信学控制器的组基 通路结构的数据通同济大学电信学控制器的组同济大学电信学控制器的组同济大学电信学控制器的组同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制四个节拍cy1、cy2、cy3、cy4可形成 取 取 执cy1机器周期是由同济大学电信学组合逻辑控制操作控制信号的产1作码条需7128(7128任电，译 以。同济大学电信学组合逻辑控制由译的输出和机器周期状态cy1～cy4作为图所示。实际上为了简化逻辑，译与组合逻辑同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制绘制指令流程同济大学电信学组合逻辑控制进行微操作综同济大学电信学组合逻辑控制设计一台基于MIPS指令架构的单周期CPU，共有8令序指指令功备1Addu寄存器2Subrd←rs-寄存器3Orirt←rs立即数4Sll左5Beq+Sign_ext(offset||02条件转6JPC←PC31-无条7Lw取8Sw存同济大学电信学5.3组合逻辑控制Addurd,rs,rt Subrd,rs,rtrd←rs- 同济大学电信学5.3组合逻辑控制Orirt,rs,immediatert←rs∨ext_imm16, Sllrd,rt,sa 同济大学电信学5.3组合逻辑控制Beqrs,rt,offset +Sign_ext(offset||02)； PC←PC31-28||instr_index||02 同济大学电信学5.3组合逻辑控制Lwrt,offset(base) Swrt,offset(base) 同济大学电信学5.3组合逻辑控制 Addurd,rs,rt 所需部件：PC （完成PC增值）、IMEM、Regfile、部件之间数据输入输出关系如下表AB同济大学电信学5.3组合逻辑控制AB同济大学电信学5.3组合逻辑控制Suburd,rs,rt;rd←rs- 所需部件：PC （完成PC增值）、IMEM、Regfile、部件之间数据输入输出关系如下表AB同济大学电信学5.3组合逻辑控制AB同济大学电信学5.3组合逻辑控制Orirt,rs,imm16;rt←rs∨ext.imm16, 所需部件：PC （完成PC增值）、IMEM、Regfile、ALU、AB同济大学电信学NN5.3组合逻辑控制NNAB院5.3组合逻辑控制Sllrd,rt,sa;rd←rt左移sa位 所需部件：PC （完成PC增值）、IMEM、Regfile、ALU、部件之间数据输入输出关系如下表AB同济大学电信学N N AB院5.3组合逻辑控制Beqrs,rt,offset +Sign_ext(offset||02)否则 所需部件：PC （完成PC增值）、IMEM、Regfile、ALU、Ext18、ABAB同济大学电信学ABAB院院5.3组合逻辑控制 PC←PC31-28||instr_index||02 所需部件：PC （完成PC增值）、ABABJ25-ABABABJ同济大学电信学5.3组合逻辑控制Lwrt,offset(base);rt←[rs+Sign_ext_offset] 所需部件：PC （完成PC增值）、IMEM、ALU、Ext16、部件之间数据输入输出关系如下表ABABABJABABABJ同济大学电信学Swrt,offset(base) 所需部件：PC （完成PC增值）、IMEM、ALU、Ext16、部件之间数据输入输出关系如下表ABABABJABABABJ315.3组合逻辑控制如何构成8条指令的数据通路ABABABJ同济大学电信学5.3组合逻辑控制5.3组合逻辑控制绘制指令流同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制假设：ALU控制如下表000001010011同济大学电信学J1111111111111111Rsc4-IM25-IM25-IM25-IM25-IM25-IM25-Rtc4-IM20-IM20-IM20-IM20-IM20-111011110010001100000000001100000101100011111101Rdc4-IM15-IM15-IM20-IM15-IM15-IM20-11110010111100100000100011111011000000110000001000000001001000105.3组合逻辑控制同济大学电信学5.3组合逻辑控制进行微操作 Rtc4-0=IM20-同济大学电信学5.3组合逻辑控制RF_W=Addu+Subu+Ori+Sll+LwRF_CLK=（ 同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制同济大学电信学5.3组合逻辑控制多周期组合逻辑控制器同济大学电信学组合逻辑控制假设有5条指Store Load---取数 同济大学电信学组合逻辑控制Add---加法指 Sub---减法指 Jump---无条件转移指程序转移到指令地址段 的内存地址同济大学电信学组合逻辑控制指令格式为一地址 操作 内存地运算器有两个功能PLUS有效是完成“加”操MINUS有效是完同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制 设计步骤如下画指令操作流同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制523T45。编排操作时间同济大学电信学5.3组合逻辑控制T1T2T3T4T5LoadAR (PC)IR (DR)AR IR(A) (DR)+(B)Pcout,ARinReadWaitforMFDRout,IRinIR(A)out,ARinClearB,ReadWaitforMFCDRout,PlusRinStoreAR (PC)IR (DR)AR IR(A)DR IR(A)IR(A)out,ARiRout,Drin,WriteWaitforMFCAddAR (PC)IR (DR)AR IR(A) (DR) (R)+(B)ReadWaitforMFCDRout,BinRinSubAR (PC)IR (DR)AR IR(A) (DR) (R)-(B)ReadWaitforMFCDRout,BinRinJumpAR (PC)IR (DR)PC IR(A)IR(A)out,PCi同济大学电信学组合逻辑控制微操作综同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制根据逻辑表达同济大学电信学组合逻辑控制同济大学电信学组合逻辑控制同济大学电信学习题的五条指令。（参考：数字设计和计算机体系结虎等译机械工业）同济大学电信学微程序控制 基本思想成所谓的“微指令”，存放在一个只读器中，机器执行指令时，就从只读器中一条一条地读同济大学电信学微程序控制微操 在计算机中，一条指令的功能是通过微指 在微程序控制的计算机中，将由同时同济大学电信学微程序控制微程 计算机的程序由指令序列构成，而计 器主要存放控制命令(信号)与下一条执行的微 般计算机指令系统是固定的，所以实现指令系统的 器可以用只读存同济大学电信学微程序控制微程序控制器和组合逻同济大学电信学微程序控制要解决的问题 同济大学电信学5.4微程序控制5.4.2直接并要求机器有大容量控制器。同济大学电信学微程序控制举例说明同济大学电信学微程序控制 同济大学电信学微程序控制，。同济大学电信学微程序控制同济大学电信学微程序控制字段直接编，的所(命每作出微的存译 译的输出即为原来的微命同济大学电信学微程序控制同济大学电信学微程序控制分段原分段要按相容性和相斥性原则进相容性原就是把可以在同一时刻发出的微命令分在不同组相斥性原就是把不能在同一时刻发出的微命令分在同一组同济大学电信学微程序控制举例说以上例为例，先将17个信号分成5同济大学电信学5.4微程序控制Add00001同济大学电信学5.4微程序控制字段间接编译法的一种辅助。同济大学电信学5.4微程序控制同济大学电信学5.4微程序控制常数源字段EALU同济大学电信学5.4微程序控制5.4.3程序流的控同济大学电信学微程序控制1.产生后继微指令地址的几种以增量方式产生后继微地同济大学电信学微程序控制同济大学电信学微程序控制增量与下址字段结合产生后继微地BCFBAFBAFμPC(PC1)。由BCF定义的八个微命同济大学电信学微程序控制同济大学电信学微程序控制同济大学电信学微程序控制同济大学电信学微程序控制当CPU刚上电运行或遇到微指令结束信号（EndµPC 指令的微程序首地址送入µPC。同济大学电信学微程序控制多路转移方同济大学电信学微程序控制实现此功能的电路通常有几种 单元内容即为该指令的第一条微指令 地址 同济大学电信学微程序控制同济大学电信学微程序控制（2）用可编程逻辑（PLA）实同济大学电信学微程序控制给出一个实际的指令微下图是PDP11小型机的数据通路图及同济大学电信学微程序控制同济大学电信学同济大学电信学同济大学电信学微程序控制ADD(Rs)Rd根据数据通路、ADD的微指令流程图，它的微指令地 微指

PCout,ARin,READ,ClearY,Carry-Zout,PCin,WaitMFCRsrcout,ARin,READ,WaitMFC同济大学电信学微指令是针对具体机器要求、数据通路结构及控制器六十年代Beekman等人曾将微程序设计分成两类水平微程序设垂直微程序设与其相对应的就有：水平型微指令与垂直型指同济大学电信学微指令水平型微指令及水平微程序设计概(同济大学电信学微指令水平型微指令的基本特同济大学电信学微指令水平型微指令主要缺 同济大学电信学微指令垂直型微指令及垂直微程序设计概同济大学电信学微指令垂直型微指令的基本特同济大学电信学微指令垂直型微指令主要缺Burroughs公司的B1700系统就采型的下面我们举一个经简化的例子，设微指令字16位，微操作码3位，有八条微指令如下同济大学电信学微指令功能：把源寄存器数据送目同济大学电信学微指令(ALU)ALU同济大学电信学微指令功能：将寄存器中的数据按指定的同济大学电信学微指令 同济大学电信学微指令功能：实现无条件转移或转微子程序功同济大学电信学微指令(0D9D同济大学电信学微指令其同济大学电信学微指令水平型微指令与垂直型 同济大学电信学微指令毫微程序设计的基本，同济大学电信学微指令同济大学电信学微指令毫微程序设计的基本思毫微指令存放在毫微程序器（nCS)中,由垂直型微指令指定毫微器的地址,取出毫微指令产毫微指 解释微指令的微指毫微程 由毫微指令组成的微程毫微程序设 用毫微程序来编制毫微程序去释微程同济大学电信学微指令毫微程序设计特点 由于要读两 器，速度较慢同济大学电信学微指令同济大学电信学微指令微指令的执行步将微指令从控制器中取出，称为取微指令，同济大学电信学微指令串行执行方串行执行方 取微指令和执行微指令按顺序同济大学电信学微指令 执行一条微指令的时间（称微周期同济大学电信学微指令并行执行方----进同济大学电信学微指令这种方式缩短了微指令的执行时并行执行还可分为微周期 与微周期 两种微周期微周期 同济大学电信学微指令同济大学电信学微指令同济大学电信学微指令这种处理实际上是退回到串行执行方同济大学电信学微指令同济大学电信学微指令 同济大学电信学微指令的微指令，作为下一条要执行的微指令，如果猜测 同济大学电信学微指令iPi=1Pi=0如果有K条按运算结果立即转移的微指令，由k猜测失败而额外花费总时间为 ，而由并行k行改为串行执行而花费的总时间为KTμk只有当PiT≪KTμ时，猜测法才比退回k行执行的方法优越k同样，只有在PiT≪NTcs时，采用猜测并行执行比串行执行方式优同济大学电信学微指令(3)这种方法是将控存分为多或者采用单体多字结构，使一次能读出多条微指令，于是在转同济大学电信学微指令动态微程序设动态微程序设计定在采用可改写的高速器作为控存的计算机同济大学电信学微指令动态微程序设计思组成非常熟悉，因此真正由用户自行编写微程序是 同济大学电信学微指令微程序的变更方法有两人工缺点：费时间，效率自动变理和控制实现不同应用目标的微程序在主存与可写同济大学电信学 数据通路结构及指令的执器、总线、时序电路和微操作信号产生部件。这一节以总线为纽带建立各部件间的数据传送通路，即CPU数据通路结构，是CPU组成的问 介绍几种常用结构及该结构下的指令执同济大学电信学 数据通路结构及指令的执单总线结同济大学电信学 数据通路结构及指令的执执行一条指CPU要完成一条指令的执行，需要完成下列三、（2）步为执行过同济大学电信学 数据通路结构及指令的执从器中在随机器中，每个单元都有一个唯一的地址，因此，从单元中取一个信息字，CPU必需指定单元的地址，并发“读”操作。从器中读出的可以是条指令，也可以是个操CPU完成读操作过程如内存地址送通过控制线上等待MFC（MemoryFunction同济大学电信学 数据通路结构及指令的执 R1out,ARin,Read,Wait同济大学电信学 数据通路结构及指令的执例：从内存 一条指PCout,ARin,Read,Wait CPUCP等CPUDRARPC同济大学电信学 数据通路结构及指令的执Zout,PCin,Wait同济大学电信学 数据通路结构及指令的执“DR。例：把R2的内容写入R1 的地址单元中同济大学电信学 数据通路结构及指令的执 Write,Wait同济大学电信学 数据通路结构及指令的执寄存器间传例：将R1内容送R3同济大学电信学 数据通路结构及指令的执同济大学电信学 数据通路结构及指令的执算术逻辑运例：将R1中内容加上R2中内容，结果送R2同济大学电信学 数据通路结构及指令的执同济大学电信学 数据通路结构及指令的执指令的执ADDADDLoca,R1;将内存单元地址为Loca的内容加上内容，结果送R1指令格式执行ADD指令需要下列操作（1）取指令（2）取第一操作数（3）完成加（4）结果送同济大学电信学 数据通路结构及指令的执ADDClearY,SetCarryin,Zout,PCin,WaitWaitMFC同济大学电信学 数据通路结构及指令的执转移指无条件相对转JMPD指令格式同济大学电信学 数据通路结构及指令的执JMP微程序如ClearY,SetCarryin,Zout,PCin,Wait同济大学电信学 数据通路结构及指令的执条件转移指JNZD；如Z=0产生转移，（PC）+D→PC同济大学电信学 数据通路结构及指令的执JNZ微程序如ClearY,SetCarryin,Zout,PCin,WaitIFZ=1THEN同济大学电信学 数据通路结构及指令的执数据传送指MOVR1，R2指令格式同济大学电信学 数据通路结构及指令的执MOV微程序如1PCout,ARin,Read,ClearY,SetCarryin,2345同济大学电信学 数据通路结构及指令的执逻辑指XOR指令格式同济大学电信学 数据通路结构及指令的执XOR微程序如下 ClearY,SetCarryin, Zout,PCin,Wait WaitMFC WaitMFC WaitMFC

同济大学电信学 数据