课题九-2电工电子剖析

1、电工电子技术与技能温风燕 主编任务二 分析组合逻辑电路一、逻辑代数的基本定律及其常用化简方法二、组合逻辑电路的基本知识三、常用组合逻辑电路课题九 交通信号灯故障检测一、逻辑代数的基本定律及其常用化简方法1.基本逻辑运算2.逻辑代数的基本定律3.常用公式4.逻辑函数的公式化简法5.逻辑函数的卡诺图化简法任务二分析组合逻辑电路1.基本逻辑运算(1)与运算 00=0 01=0 10=0 11=1 (2)或运算 0+0=0 0+1=1 1+0=1 1+1=1(3)非运算 =1 =0012.逻辑代数的基本定律(1)0、1律(2)互补律(3)交换律(4)结合律(5)分配律(6)反演律(摩根定律)2.逻辑代

2、数的基本定律3.常用公式公式中，项中的因子和分别包含在和AC乘积项中，且这两个乘积中一个包含了变量，而另一个包含反变量A，则项是多余的。4.逻辑函数的公式化简法(1)合并项法利用公式AB+AB=A，将两项合并为一项，合并时消去一个变量。(2)吸收法利用公式A+AB=A，吸收掉AB项。 (3)消去法利用A+AB=A+B，消去AB项中多余因子A。(4)配项法利用公式A+A=1，给某个与项配项，试探进一步化简函数。5.逻辑函数的卡诺图化简法(1)用卡诺图表示逻辑函数图9-19卡诺图对于n个变量来说，就有2n个最小项。所谓的卡诺图是由许多个小方格组成的阵列图，每个小方格对应一个逻辑最小项，n个变量的卡

3、诺图有2n个小方格。如图9-19所示在卡诺图的左上角标注变量A、B、C，在左边框线和上边框线用1和0分别代表变量的原变量A、B、和反变量A、B、。5.逻辑函数的卡诺图化简法(2)卡诺图化简法1)卡诺图简化法的依据。卡诺图的基本特点是：任何两个几何上相邻的小方格所表示的最小项只有一个变量不同，其余变量均相同。因此根据公式AB+AB=A，可以将相邻的两个最小项合并为一项，消去一个反变量。5.逻辑函数的卡诺图化简法图9-21卡诺图中两个相邻项的合并2)化简方法：两个相邻的小方格可以合并成一项，同时消去一个反变量，如图9 21所示。5.逻辑函数的卡诺图化简法图9-22卡诺图中四个相邻项的合并四个相邻的

4、小方格构成方形、长方形或位于四角可以合并成一项，同时消去两个反变量，如图9-22所示。5.逻辑函数的卡诺图化简法图9-23卡诺图中8个相邻项的合并8个相邻的小方格组成长方形可以合并成一项，同时消去3个反变量，如图9-23所示。 3)化简步骤： 用卡诺图表示逻辑电路。按化简方法，将相邻的1方格圈起来，直到所有1方格被圈完为止。将每个圈所表示的最小项写出并相加，得到逻辑函数的最简与或表达式。5.逻辑函数的卡诺图化简法二、组合逻辑电路的基本知识1.组合逻辑电路的读图分析2.组合逻辑电路的设计1.组合逻辑电路的读图分析图9-25组合逻辑电路的读图步骤组合逻辑电路的读图分析过程可按图9-25所示步骤进行

5、。2.组合逻辑电路的设计图9-27组合逻辑电路设计步骤框图图9-27所示为组合逻辑电路设计步骤框图。组合逻辑电路设计一般按以下步骤进行：根据实际问题的逻辑关系，确定电路输入与输出逻辑变量及其取值的含义，列出符合逻辑要求的真值表。由真值表写出逻辑函数表达式。化简逻辑函数式。根据化简得到的最简表达式画出逻辑电路图。三、常用组合逻辑电路1.半加器和全加器2.译码器1.半加器和全加器(1)半加器只考虑本位两个数相加，不考虑低位进位的加法运算，称为半加。完成半加功能的电路，称为半加器。 设半加器的被加数为A，加数为B，求得的和数为S，向高位的进位为C。列出半加器真值表见表9 13。三、常用组合逻辑电路表

6、9-13半加器真值表输入变量输出变量ABCS001.半加器和全加器图9-29半加器逻辑电路图由逻辑函数式可以画出半加器逻辑电路图，如图9-29所示。根据真值表写出输出函数表达式1.半加器和全加器图9-30半加器的符号半加器的符号如图9-30所示。1.半加器和全加器(2)全加器全加器是常用的算术运算电路，是计算机运算器的核心。要实现多位二进制数相加，每一位必须考虑低位来的进位信号。考虑本位两个数相加与低位进位的加法称为全加，完成全加功能的电路称为全加器。设全加器第i位的被加数为Ai，加数为Bi，低位来的进位信号为Ci，相加结果的和数为Si，向高一位的进位为Ci。列出全加器真值表，见表9 14。输

7、入变量输出变量根据真值表写出输出函数表达式表9-14全加器真值表根据真值表写出输出函数表达式1.半加器和全加器1.半加器和全加器图9-31全加器逻辑电路图及逻辑符号由表达式可以画出它的逻辑电路图如图9-31a所示，图-31b所示为其逻辑符号。2.译码器(1)通用译码器通用译码器常用的有二进制译码器、二十进制译码器。1)二进制译码器。将二进制码按其原意翻译成相应输出信号的电路，称为二进制译码器。图9-3224线译码器译码器框图所谓24线译码器，即有2条输入线A0、A1，输入的是2位二进制代码，有4种输入信息00、01、10、11，输出的4条线Y0Y3分别代表0、1、2、3四个数字，其框图如图9-

8、32所示。2.译码器表9-15常用二进制译码器组件型号功能常用组件型号24线译码器74LS13974LS53974LS155T413938线译码器54/74LS13854/74LS548T3138T4138416线译码器74LS154T4154常用二进制译码器组件型号见表9-15。2.译码器图9-3374LS138集成译码器的逻辑电路图及引脚排列现以74LS138集成译码器为例介绍38线译码器的电路结构及应用，其逻辑电路图及引脚排列如图9-33所示，它有3条输入线A0、A1、A2，8条输出Y0Y7，输出低电平表示有信号，输出高电平表示无信号。2.译码器该电路具有如下特点： 在3个输入端A2、A

9、1、A0后面加有6个反相器，形成A2、A1、A0的互补信号，译码电路所需的原变量、反变量信号均由这6个门提供，无需外电路提供反变量A2、A1、A0 。 具有使能控制功能，由逻辑电路图可知，EN=0时，均为1，即封锁了译码器的输出，处于译码禁止状态；EN时，由输入变量、所决定，处于译码工作状态；当或时，译码禁止，所有输出端均为高电平。、被称为使能控制端。74LS138集成译码器处于译码工作状态时，根据逻辑电路图可写出各输出端的逻辑表达式。2.译码器表9-1674LS138集成译码器真值表输入输出使能数码74LS138集成译码器真值表见表9-16。2.译码器)二十进制译码器。图9 34所示为74L

10、S42集成译码器的逻辑电路图和引脚排列。根据逻辑电路图可以写出74LS42集成译码器各输出端的逻辑表达式图9-3474LS42集成译码器的逻辑电路图及引脚排列2.译码器(2)显示译码器在数字仪器仪表、数字钟等数字系统中，常需要将测量数据和运算结果用十进制数码显示出来。显示译码器的功能是将输入的BCD码译成能用于显示器件的十进制数的信号，并驱动显示器显示数字。显示译码器通常由译码器、驱动器和显示器三部分组成，其结构框图如图9-35所示。图9-35译码显示器2.译码器1)数码显示器件。 半导体数码管是将7个发光二极管排列成“日”字形状制成的，如图9 36a所示。发光二极管分别用a、b、c、d、e、

11、f、g等7个小写字母代表。一定的发光线段组合，就能显示相应的十进制数字，如图9 36b所示。例如，当a、b、c发光二极管发光时，就能显示数字“7”。表9 18列出ag发光线段的10种发光组合情况，分别显示为09等10个数字。表中输出“1”表示发光线段，“0”表示不发光线段。图9-36七段数字显示器的字形2.译码器表9-18七段显示组合与数字对照表输入（BCD码）输出显示数字DCBAabcdefg0000000100100011010001010110011110001001表9-18列出ag发光线段的10种发光组合情况，分别显示为09等10个数字。表中输出“1”表示发光线段，“0”表示不发光线段。2.译码器图9-37发光二极管内部电路半导体数码管的7个发光二极管内部接法可分为共阴极和共阳极两种，分别如图9-37a、b所示。共阴极接法中各发光二极管的负极相连，ag引脚中高电平的线段发光。控制不同的线段发光，可显示09不同的数字。2.译码器(2)译码器。对于共阴极数码管，七段显示译码器的真值表见表9-18所示。若采用共阳极数码管，则输出状态相反，即表9-18中的输出1和0对调。 T337是一种BCD码输入的七段译码电路，图9 38所示为