2—第二章计算机硬件系统基础—1ppt课件

1、ACDBACDBAY1)()(4DDBCDDCBBCDDCBDBCDCBYBBCCBYABCABCABCYABABBCBC（4最小项标准式：全是最小项组成的“与或式。1.）用卡诺图表示最小项: 任一逻辑函数均可写成最小项形式。 F(A,B,C)=逻辑函数的卡诺图是一个特定的方格图。图中的每一个小方格代表了逻辑函数的最小项，且任意两个相邻小方格所代表的最小项只有一个变量之差。例：一个二变量卡诺图CBACBACBABCABACAA B010m0m11m2m3图形两侧标准的0和1表示使对应小方格内最小项为1的变量取值，处在任何一列或一行两端的最小项也具有逻辑相邻性。卡诺图是上下，左右闭合的图形。2）

2、 用卡诺图表示逻辑函数：卡诺图中，每一小方格代表了一个最小项，变量取值为1的代表原变量，为0的代表反变量。对任何一个最小项逻辑函数表达式，可将其所具有的最小项在卡诺图中相应的方格中填1。一般与或表达式可直接填写在卡诺图中。例：ABCDDCBADCBADCBAFAB CD 00011110000000011100110010101000二、 用卡诺图化简逻辑函数相邻小方格的合并规则：在卡诺图中，凡紧邻的小方格或与轴线对称的小方格都叫做逻辑相邻，它们之间只有一个变量不同，可圈在一起，利用对和律： 进行合并。两个相邻的小方格可以合并成一个乘积项，且消去一个变量。422个相邻的小方格可合并为一个乘积项

3、，且消去二个变量。ABAABA BC 00 01 11 10011111N2k个相邻小方格可合并为一个乘积项，且消去k个变量。AB CD 000111100011011111111110AB CD 0001111000110111101111AB CD 0001111000110111111111101111. 化简步骤：将逻辑表达式换成与或式，填写对应小方格。将相邻的2K个为1的小方格圈在一起，应尽可能圈进多的小方格。先圈孤立的单个小方格，再圈2个，4个，8个，能合并的小方格。所画圈必须包含一个新的最小项，否则得到的是多余项。根据所画的圈写出对应乘积项，再将其逻辑相加，得到最简表达式。例1.

4、化简解：CBCBCACAYA BC 00 01 11 1001111111CBCABAY例例2.化简化简BCDBCADABCBADCBADCBAY一位全加器真值表一位全加器真值表Xn Yn Cn Fn Cn10 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1输入输入输出输出EBAY0Y1Y2Y3HLLLLXLHLHXLLHHHLHHHHHLHHHHHLHHHHHLX：指可以取值：指可以取值1或者或者0ABEY2 ABEY3 24译码器逻辑电路：译码器逻辑电路：ABEY0 ABEY1 S1S101A1

5、1A01Y11Y21Y31Y01A11A01Y11Y21Y31YS202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AS274LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器例：利用线译码器分时将采样数据送入计算机。例：利用线译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线000全为全为1工作原理：（以工作原理：（以A0A1=00为例）为例）数据数据0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门

6、三态门三态门三态门三态门AEBECEDE总线总线脱离总线脱离总线图所示。图所示。4、数据选择器、数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为数据选择器。路，称为数据选择器。A0 A1D3D2D1D0W控制信号控制信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。从从n个数据中选择一路传输，称为一位个数据中选择一路传输，称为一位数据选择器。从数据选择器。从m组数据中各选择一路传输，组数据中各选择一路传输，称为称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四个二选一选择四个二选一选择器器输入输入 输出输出 A1 A0 W 1 0 0 0 0 D0 0 1 0 D1 1 0 0 D2 1 1 0 D3 E