嵌入式系统原理及应用试卷2

1、1嵌入式系统的组织架构是嵌入式处理器用软件所组成的。存储器等硬件、嵌入式系统软件和应2. ARM系统复位后，第一条执行的指令在3. 冯诺依曼体系结构的特点之一是系统内部而哈佛结构那么是分开存储。4. ADD RO, R1，#3 属于 立即_0x02_。数据和指令都存储在统一存储器中,_寻址万式。5 ARM指令集和 Thumb指令集分别是32 和 16 位的。6嵌入式软件结构一般分为驱动层、OS层、中间件层和应用层 。放置数据的常用地址变换算法有直接、组相联和全相联。8嵌入式系统中电源管理器最常见的工作方式是工作、 空闲 和 睡眠二简答每题5分，共30分1. 嵌入式处理器一般具有以下4个特点：1

2、大量使用存放器，对实时多任务有很强的支持能力，能完成多任务并且有较短的中 断响应时间，从而使内部的代码和实时内核的执行时间减少到最低限度。结构上采用RISC结构形式。1分2具有功能很强的存储区保护功能。这是由于嵌入式系统的软件结构已模块化，而为 了防止在软件模块之间出现错误的交叉作用，需要设计强大的存储区保护功能，同时也有 利于软件诊断。1分3可扩展的处理器结构，最迅速地扩展出满足应用的最高性能的嵌入式微处理器。支持ARM 32位和Thumb16位双指令集,兼容8位/16位器件。1分4小体积、低功耗、本钱低、高性能，嵌入式处理器功耗很低，用于便携式的无线及移 动的计算和通信设备中，电池供电的嵌

3、入式系统需要功耗只有mW甚至卩W级。-2分2. ARM处理器对异常中断的响应过程如下：首先，将当前程序状态存放器CPSR的内容保存到将要执行的异常中断对应的备用程序状态存放器 SPSR中，以实现对处理器当前状态、中断屏蔽位及各条件标志位的保存。 各异常中断模式都有自己相应的物理SPSR存放器。-2分然后，将引起异常指令的下一条指令的地址保存到新的异常工作模式的R14即R14_mode中，使异常处理程序执行完后能正确返回原程序。-1分最后，给程序计数器强制赋值，使程序在对应的矢量地址开始执行中断处理程序。一 般矢量地址处将包含一条指向相应程序的转移指令，从而可跳转到相应的异常中断处理程 序处执行

4、异常中断处理程序。 -2分3. 什么是同步？什么是异步与系列时间相关事件称为同步事件，驱动的任务为同步任务。-3分随机发生的事件称为异步事件，驱动的任务为异步任务，如中断等。-2分4简要表达实时系统的评价指标？在实时系统中主要有三个指标来衡量系统的实时性，即响应时间Response Time、生存时间 Survival Time 、吞吐量 Throughput 。 1 分响应时间Response Time是电脑识别一个外部事件到作出响应的时间，在控制应用中它是最重要的指标，如果事件不能及时的处理，系统可能就会崩溃。2 分生存时间 Survival Time ：是数据有效等待时间，在这段时间里数

5、据是有效的。 1 分吞吐量 Throughput ：是在一给定时间内秒 ，系统可以处理的事件总数。例如通讯控 制器用每秒钟处理的字符数来表示吞吐量，吞吐量是平均响应时间的倒数。-1 分5. 简要表达非占先式调度法与占先式调度法？非占先式也称作合作型多任务 cooperative multitasking ，各个任务彼此合作共享一个 CPU。 中断效劳可以使一个高优先级的任务由挂起状态变为就绪状态。但中断效劳以后控制权还 是回到原来被中断了的那个任务， 直到该任务主动放弃 CPU 的使用权时， 那个高优先级的 任务才能获得 CPU 的使用 3 分当系统响应时间很重要时， 要使用占先式内核。 最高

6、优先级的任务一旦就绪， 总能得到 CPU 的控制权。即当一个运行着的任务使一个比它优先级高的任务进入了就绪态，当前任务的CPU使用权就被剥夺了，或者说被挂起了，那个高优先级的任务立刻得到了CPU的控制权。使用占先式内核时，应用程序应使用可重入型函数，这样在被多个任务同时调用，而 不必担忧会破坏数据。 2 分6. .简要表达 ARM 处理器的 7 种运行模式？ARM 微处理器支持 7 种运行模式，分别为： 用户模式 USR： ARM 处理器正常程序执行的模式。 快速中断模式 FIQ ：用于高速数据传输或通道处理用于快速中断效劳程序。当处理器的快速中断请求引脚有效，且 CPSR 6位中F位为0时开

7、中断，会产生FIQ 异常。 1 分外部中断模式 IRQ ：用于通用的中断处理，当处理器的外部中断请求引脚有效， 且 CPSR 7 位中 I 位为 0 时开中断 ，会产生 IRQ 异常。系统的外设可通过该异 常请求中断效劳。 1 分特权模式或管理员模式SVE操作系统使用的保护模式。当执行软件中断SWI指令和复位指令时，就进入管理模式，在对操作系统运行时工作在该模式下。-1 分数据访问中止模式 (ABT) ：用于虚拟存储器和存储保护，当存储器数据访问无效时就进 入该模式 。假设处理器数据访问指令的地址不存在或该地址不允许当前指令访问时， 也产生数据中止异常。 1 分未定义指令中止模式 UND ：用

8、于支持硬件协处理器的软件仿真。当 ARM 处理器 或协处理器遇到不能处理的指令时， 就要产生未定义指令异常。 用户可使用该异常机制 进行软件仿真，即用软件来模拟硬件功能，比方浮点运算。分系统模式SYS：运行具有特权的操作系统任务。与用户模式共用使用存放器组， 但是其使用权限要比在用户模式下高。分三 选择题每题 2 分，共 20 分1、以下说法不正确的选项是 B 。A 、任务可以有类型说明B 、任务可以返回一个数值C、任务可以有形参变量D、任务是一个无限循环2 以下描述不属于 RISC 电脑的特点的是 C。A 流水线每周期前进一步。B 更多通用存放器。C 指令长度不固定，执行需要多个周期。D 独

9、立的 Load 和 Store 指令完成数据在存放器和外部存储器之间的传输。3存储一个32位数0x2168465到2000H2003H四个字节单元中，假设以大端模式存 储，那么 2000H 存储单元的内容为D。A 、0x21 B 、0x68C、0x65D、 0x024卩COS中对关键代码段由于希望在执行的过程中不被中断干扰，通常采用关中断的方式，以下 X86 汇编代码正确而且不会改变关中断之前的中断开关状态的是 DA. 先CLI、执行关键代码、再 STIB. 先STI、执行关键代码、再 CLIC. 先 POPF、 CLI 、执行关键代码、再 PUSHFD. 先PUSHF、CLI、执行关键代码、

10、再 POPF。5 RS232-C 串口通信中，表示逻辑 1 的电平是 D 。A 、 0vB、 3.3vC、5v15vD、 5v 15v6 ARM 汇编语句 “ ADD R0,R2, R3, LSL#1 的作用是A 。A. R0 = R2 + (R3 << 1)B. R0 =( R2<< 1) + R3C. R3= R0+ (R2 << 1)7 IRQ 中断的入口地址是D. (R3 << 1)= R0+ R2C。 FIQ 的入口地址为 0x0000001CA 、 0x00000000B、 0x00000008C、 0x00000018D 、 0x0

11、00000148 S3C2420X I/O 口常用的控制器是 D。 1端口控制存放器 GPACON-GPHCON 。 2端口数据存放器 GPADAT-GPHDAT。 3外部中断控制存放器 EXTINTN 。 4以上都是。9 实时操作系统中， 两个任务并发执行， 一个任务要等待其合作伙伴发来信息， 或建立 某个条件后再向前执行，这种制约性合作关系被成为 A 。A. 同步 B. 互斥C. 调度D. 执行10和PC系统机相比嵌入式系统不具备以下哪个特点C。A、系统内核小B、专用性强 C、可执行多任务D、系统精简四.编程：以实验平台PXA270为设计环境，试写出一段代码，能控制八段数码 管以递增方式点

12、亮显示 (15分)#include <stdio.h>#include "register_variant.h"#define LED_CS2(*(volatile unsigned short int *)(0x10300000) /LED1 and LED2#define LED_CS3(*(volatile unsigned short int *)(0x10400000) /LED3 and LED4void Delay(unsigned int x)unsigned int i, j, k;for (i =0; i <=x; i+)for (j

13、= 0; j <0xff; j+)for (k = 0; k <0xff; k+);void dummyOs(void)LED_CS2 = 0x2479;/1 2LED_CS3 = 0x1930;/3 4while(1)Delay(300);LED_CS2 =0x3024;/2 3LED_CS3 =0x1219;/4 5Delay(300);LED_CS2 =0x1930;/3 4LED_CS3 =0x0212;/5 6Delay(300);LED_CS2 =0x1219;/4 5LED_CS3 =0x7802;/6 7Delay(300);LED_CS2 =0x0212;/5 6

14、LED_CS3 =0x0078;/7 8Delay(300);LED_CS2 =0x7802;/6 7LED_CS3 =0x1000;/8 9Delay(300);LED_CS2 =0x0078;/7 8LED_CS3 =0x8f10;/9 0Delay(300);LED_CS2 =0x1000;/8 9LED_CS3 =0x8f8f;/0 0Delay(300);LED_CS2 =0x8f10;/9 0LED_CS3 =0x8f8f;/0 0Delay(300);LED_CS2 =0x8f8f;/0 0LED_CS3 =0x8f8f;/0 0Delay(300);LED_CS2 =0x247

15、9;/1 2LED_CS3 =0x1930;/3 4UCLK 为 40 MHz 时，串bps,相应的控制存放器五 分析计算 阅读以下 S3C2410 局部用户手册求：当 PCLK 或 口 0的波特率为2 4 0 0 bps，串口 1的波特率为1 1 5 2 0 0 如何设置15分UART BAUD RATE DIVISOR REGISTERThere are three UART baud rate divisor registers存放器including UBRDIVO, UBRDIV1 and UBRDIV2 in the UART block模块.The value stored in

16、 the baud rate divisor register (UBRDI Vn), is used to determ ine the serial Tx/Rx clock rate(baud rate) as follows:UBRDI Vn = (i nt)(PCLK / (bps x 16) )- orUBRDI Vn = (i nt)(UCLK / (bps x 16)-Where, the divisor should be from 1 to (216-1) and UCLK should be smaller than PCLK.RegisterAddressR/WDescripti onReset ValueUBRDIV00x50000028R/WBaud rate divisor register 0UBRDIV10x50004028R/WBaud rat