单片机的系统扩展

1、第第4 4章章 单片机的系统扩展单片机的系统扩展 学习目标学习目标 n掌握掌握5151单片机扩展总线的结构及组成单片机扩展总线的结构及组成 n掌握并行总线的逻辑与时序掌握并行总线的逻辑与时序 n掌握并行总线扩展的地址译码方法掌握并行总线扩展的地址译码方法 n掌握掌握5151单片机扩展存储器的方法单片机扩展存储器的方法 n掌握掌握5151单片机扩展单片机扩展i/oi/o接口的方法接口的方法 主要内容主要内容 第第4 4章章单片机的系统扩展单片机的系统扩展 4.1 514.1 51系列单片机扩展总线基础系列单片机扩展总线基础 4.1.1 514.1.1 51系列单片机的扩展总线的结构和组成系列单片

2、机的扩展总线的结构和组成 4.1.2 514.1.2 51系列单片机扩展总线的逻辑关系和时序分析系列单片机扩展总线的逻辑关系和时序分析 4.1.3 4.1.3 总线扩展的地址译码方法总线扩展的地址译码方法 4.1.4 4.1.4 扩展总线设计接口电路时应该考虑的问题扩展总线设计接口电路时应该考虑的问题 4.2 514.2 51存储器的扩展存储器的扩展 4.2.1 4.2.1 存储器基础知识存储器基础知识 4.2.2 4.2.2 程序存储器的扩展程序存储器的扩展 4.2.3 4.2.3 数据存储器的扩展数据存储器的扩展 4.3 514.3 51并行并行i io o接口的扩展接口的扩展 4.3.1

3、 4.3.1 简单简单i/oi/o扩展扩展 4.3.2 4.3.2 采用专用芯片扩展采用专用芯片扩展i/oi/o接口接口 4.1 51单片机扩展总线基础单片机扩展总线基础 单片机中一般集成了单片机中一般集成了cpucpu、i/oi/o口、定时器、中断系统、口、定时器、中断系统、 存储器等计算机的基本部件，存储器等计算机的基本部件，外加电源外加电源、复位复位和和时钟时钟等简单等简单 的辅助电路即构成一个能够正常工作的最小系统，下图是一的辅助电路即构成一个能够正常工作的最小系统，下图是一 个个89c5289c52的最小系统。的最小系统。 4.1.1 514.1.1 51系列单片机的扩展总线的结构和

4、组成系列单片机的扩展总线的结构和组成 5151系列单片机为了减少引脚数量，扩展总线中的系列单片机为了减少引脚数量，扩展总线中的 数据线和地址线（低数据线和地址线（低8 8位）采用了分时复用技术，即位）采用了分时复用技术，即p0p0口口 分时传送地址总线信号的低分时传送地址总线信号的低8 8位（位（a0a7a0a7）和数据总线信）和数据总线信 号（号（d0d7d0d7），），p0p0口在某一时刻传送的是低口在某一时刻传送的是低8 8位地址信号位地址信号 还是数据信号由还是数据信号由aleale来指明，如图来指明，如图4-24-2所示。所示。 4.1.1 514.1.1 51系列单片机的扩展总线的

5、结构和组成系列单片机的扩展总线的结构和组成 在实际使用时往往需要把地址和数据信号分离开来，一般在实际使用时往往需要把地址和数据信号分离开来，一般 采用外接一个采用外接一个8 8位锁存器的方法来实现。图位锁存器的方法来实现。图4-34-3为采用为采用8 8位锁存器位锁存器 74ls37374ls373实现地址和数据分离的电路原理图实现地址和数据分离的电路原理图 。 4.1.1514.1.151系列单片机的扩展总线的结构和组成系列单片机的扩展总线的结构和组成 5151系列单片机的扩展总线信号包括：系列单片机的扩展总线信号包括：1616位地址总线信号位地址总线信号a0a15a0a15； 8 8位数据

6、总线信号为位数据总线信号为d0d7d0d7； 控制总线信号由控制总线信号由aleale、 、 、 、 组成。扩展总线信号组成。扩展总线信号 名、信号的含义及与单片机引脚信号定义的对应关系见下表。名、信号的含义及与单片机引脚信号定义的对应关系见下表。 eardwr psen 扩展总线信扩展总线信 号名号名 信号的含义信号的含义与单片机引脚号信与单片机引脚号信 号定义的对应关系号定义的对应关系 a0a7a0a7数据总线低数据总线低8 8位位p0p0口锁存输出口锁存输出 a8a15a8a15数据总线高数据总线高8 8位位p2p2口口 d0d7d0d7数据总线，数据总线，8 8位宽度位宽度p0p0口口

7、 aleale控制信号，地址锁存使能控制信号，地址锁存使能aleale 控制信号，程序存储器使能，低电平有效控制信号，程序存储器使能，低电平有效 控制信号，外部访问使能信号，低电平有效控制信号，外部访问使能信号，低电平有效 /v /vpp pp 控制信号，读信号，低电平有效控制信号，读信号，低电平有效 /p3.7 /p3.7 控制信号，写信号，低电平有效控制信号，写信号，低电平有效 /p3.7 /p3.7 psen ea rd wr psen ea rd wr 4.1.2 514.1.2 51系列单片机扩展总线的逻辑关系和时序分析系列单片机扩展总线的逻辑关系和时序分析 1.1.访问外部程序存储

8、器模式访问外部程序存储器模式 5151系列单片机在访问外部程序存储器时系列单片机在访问外部程序存储器时, ,控制总线仅由控制总线仅由aleale、 和和 组成。当或单片机要访问的程序存储器超出片内程序存储器组成。当或单片机要访问的程序存储器超出片内程序存储器 的范围时，的范围时，“movc a, a+dptr” movc a, a+dptr” 是单片机访问外部程序存储器时是单片机访问外部程序存储器时 执行的一条指令。指令执行过程中控制信号的逻辑关系和时序图如执行的一条指令。指令执行过程中控制信号的逻辑关系和时序图如 图图4-44-4所示。所示。 psen ea 4.1.2 514.1.2 51

9、系列单片机扩展总线的逻辑关系和时序分析系列单片机扩展总线的逻辑关系和时序分析 2.2.访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式( (读读xram)xram) 5151系列单片机在访问外部数据存储器时，其控制总线由系列单片机在访问外部数据存储器时，其控制总线由 aleale、 、 、 组成。组成。 rd wrpsenmovx adptr ax，； 4.1.2 514.1.2 51系列单片机扩展总线的逻辑关系和时序分析系列单片机扩展总线的逻辑关系和时序分析 2.2.访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式( (写写xram)xram) 5151系列单

10、片机在访问外部数据存储器时，其控制总线由系列单片机在访问外部数据存储器时，其控制总线由 aleale、 、 、 组成。当执行组成。当执行movx rimovx ri，a a指令或指令或 movx dptrmovx dptr，a a指令时，进行写外部数据指令时，进行写外部数据ramram的操作。的操作。 rd wrpsen 4.1.34.1.3总线扩展的地址译码方法总线扩展的地址译码方法 所谓地址空间分配所谓地址空间分配是把是把64kb64kb的寻址空间通过地址译码的方法分成若干的寻址空间通过地址译码的方法分成若干 个大小相同的页面，其中低位地址线用来选择页内单元，高位地址线则用个大小相同的页面

11、，其中低位地址线用来选择页内单元，高位地址线则用 于页面的选择，不同的外部设备占用不同的页面。于页面的选择，不同的外部设备占用不同的页面。 地址译码要解决的问题就是：地址译码要解决的问题就是：如何产生页面选择信号使外部设备占用如何产生页面选择信号使外部设备占用 一个存储空间页面（页面译码），并使外部设备内的每一个存储单元或数一个存储空间页面（页面译码），并使外部设备内的每一个存储单元或数 据端口与页内的存储单元对应起来（页内译码）。据端口与页内的存储单元对应起来（页内译码）。 地址译码的方法一般采用全地址译码、部分地址译码和线选法。地址译码的方法一般采用全地址译码、部分地址译码和线选法。 4.

12、1.34.1.3总线扩展的地址译码方法总线扩展的地址译码方法 1.1.全地址译码全地址译码 所谓全译码是指所有的地址线都参与译码，所得到的地址空间是连续所谓全译码是指所有的地址线都参与译码，所得到的地址空间是连续 的，每一个数据单元与地址是一一对应的。全译码电路的结构一般比较复的，每一个数据单元与地址是一一对应的。全译码电路的结构一般比较复 杂。杂。 若页面的大小为若页面的大小为8kb8kb，要把，要把64kb64kb的存储空间分成的存储空间分成8 8个页面，则所有高位个页面，则所有高位 地址地址a13a15a13a15都必须参与译码，产生都必须参与译码，产生8 8个独立的页面选择信号，形成一

13、个连个独立的页面选择信号，形成一个连 续的地址段。一般采用续的地址段。一般采用3838译码器来实现，如图译码器来实现，如图4-74-7所示。所示。 4.1.34.1.3总线扩展的地址译码方法总线扩展的地址译码方法 2.部分地址译码部分地址译码 所谓部分译码是指只有一部分地址参与译码，所得到的地址空间是非所谓部分译码是指只有一部分地址参与译码，所得到的地址空间是非 连续的地址段，没有覆盖整个可寻址空间，一个数据单元可能与几个地址对连续的地址段，没有覆盖整个可寻址空间，一个数据单元可能与几个地址对 应。应。 4.1.34.1.3总线扩展的地址译码方法总线扩展的地址译码方法 3.3.线选法线选法 所

14、谓线选法是部分地址译码的特殊形式，即对地址线不进所谓线选法是部分地址译码的特殊形式，即对地址线不进 行译码，直接用地址线来选通数据单元，其得到的地址空间也行译码，直接用地址线来选通数据单元，其得到的地址空间也 是非连续的。比如，不用外加译码电路，仅用高位地址线就把是非连续的。比如，不用外加译码电路，仅用高位地址线就把 64kb64kb的寻址空间区分成若干区，如图的寻址空间区分成若干区，如图4-94-9所示。所示。 4.1.34.1.3总线扩展的地址译码方法总线扩展的地址译码方法 经过以上分析，我们可以把地址译码电路的设计归纳总结经过以上分析，我们可以把地址译码电路的设计归纳总结 为如下几点：为

15、如下几点： 1.1.地址译码电路地址译码电路是一个典型的组合逻辑电路，可以采用组合逻是一个典型的组合逻辑电路，可以采用组合逻 辑电路的设计方法来设计。辑电路的设计方法来设计。 2.2. 采用页面技术，地址译码分为采用页面技术，地址译码分为页面译码页面译码和和页内译码页内译码，两者的，两者的 基本原理一致。页面译码产生页面选择信号，页内译码产基本原理一致。页面译码产生页面选择信号，页内译码产 生页内数据单元的选择信号。生页内数据单元的选择信号。 3.3.全地址译码全地址译码为系统内各个数据单元分配一个唯一的地址，其为系统内各个数据单元分配一个唯一的地址，其 电路设计比较复杂，适合用于页面比较大的

16、应用情况。电路设计比较复杂，适合用于页面比较大的应用情况。 4.1.34.1.3总线扩展的地址译码方法总线扩展的地址译码方法 4.4.部分地址译码部分地址译码是仅对使用到的存储空间进行译码处理，对不使用的地址空是仅对使用到的存储空间进行译码处理，对不使用的地址空 间采用重叠、忽略等方法来处理，从而简化译码电路的设计。部分地间采用重叠、忽略等方法来处理，从而简化译码电路的设计。部分地 址译码适合用于页面较小，且有些存储空间不用的情况。址译码适合用于页面较小，且有些存储空间不用的情况。 5.5.线选法线选法是最简单的一种译码方式，适合于使用的页面较少的情况。特别要是最简单的一种译码方式，适合于使用

17、的页面较少的情况。特别要 注意线选法往往需要软件的配合才能唯一地确定对应页面。注意线选法往往需要软件的配合才能唯一地确定对应页面。 6.6.当系统设计中需要用到不同的页面时，可以采用当系统设计中需要用到不同的页面时，可以采用多级译码技术把整个存储多级译码技术把整个存储 空间划分为若干个大小不同的页面。空间划分为若干个大小不同的页面。 4.1.44.1.4扩展总线设计接口电路时应该考虑的问题扩展总线设计接口电路时应该考虑的问题 n地址空间分配地址空间分配 n总线驱动能力总线驱动能力 n电平的匹配电平的匹配 n控制时序和逻辑的匹配控制时序和逻辑的匹配 n速度的协调速度的协调 n状态信号的处理状态信

18、号的处理 5151系列单片机采用总线扩展方式可以实现：系列单片机采用总线扩展方式可以实现： n存储器扩展；存储器扩展； n输入输入/ /输出接口扩展；输出接口扩展； n功能部件（如定时器、计数器、键盘、显示器等）的扩展；功能部件（如定时器、计数器、键盘、显示器等）的扩展； na/da/d和的和的d/ad/a扩展；扩展； 4.2.14.2.1存储器基础知识存储器基础知识 1.1.半导体存储器的分类半导体存储器的分类 4.2.14.2.1存储器基础知识存储器基础知识 3.3.常用常用sramsram简要介绍简要介绍 型型 号号 性性 能能 61166116626462646225662256 容量

19、容量/ bit/ bit2kb2kb8 88kb8kb8 832kb32kb8 8 读写时间读写时间/ns/ns200200200200200200 工作电压工作电压/v/v5 55 55 5 典型工作电流典型工作电流 /ma/ma 353540408 8 典型维持电流典型维持电流 /ma/ma 5 52 20 05 5 封装封装dip24dip24dip28dip28dip28dip28 4.2.14.2.1存储器基础知识存储器基础知识 常用存储器参数比较常用存储器参数比较 4.2.24.2.2程序存储器的扩展程序存储器的扩展 当单片机不含片内程序存储器或片内程序存储器不当单片机不含片内程序

20、存储器或片内程序存储器不 够使用时才需要进行程序存储器的扩展，程序存储器的扩够使用时才需要进行程序存储器的扩展，程序存储器的扩 展一般采用总线扩展。程序存储器的扩展主要考虑以下几展一般采用总线扩展。程序存储器的扩展主要考虑以下几 个问题：个问题： 1.1. 地址线的连接地址线的连接 2.2. 数据线的连接数据线的连接 3.3. 控制信号的连接控制信号的连接 4.4. 译码电路的设计译码电路的设计 4.2.2 4.2.2程序存储器的扩展程序存储器的扩展 例例7-17-1若单片机为若单片机为80318031，试采用，试采用27642764扩展扩展8kb8kb的程序存的程序存 储器。储器。 4.2.

21、24.2.2程序存储器的扩展程序存储器的扩展 例例7-27-2若单片机为若单片机为8031,8031,试采用试采用27642764扩展扩展32kb32kb的程序存储器的程序存储器。 4.2.34.2.3数据存储器的扩展数据存储器的扩展 扩展外部数据存储器空间地址分配与扩展外部程扩展外部数据存储器空间地址分配与扩展外部程 序存储器的设计方法基本一样，但所用的控制信号不序存储器的设计方法基本一样，但所用的控制信号不 同，片外数据存储器的读同，片外数据存储器的读/ /写由单片机的写由单片机的 (p3.7)(p3.7)和和 (p3.6)(p3.6)信号控制，而片外程序存储信号控制，而片外程序存储 器的

22、输出允许端（器的输出允许端（ ）则由读选通信号）则由读选通信号 控制。控制。 rd wr oe psen 4.2.34.2.3数据存储器的扩展数据存储器的扩展 例例7-4 7-4 若单片机为若单片机为80318031，试采用，试采用sramsram芯片把外部数据存储器扩展芯片把外部数据存储器扩展 为为32kb32kb。 分析：由于没有指定分析：由于没有指定sramsram的具体型号，外部数据存储器扩展为的具体型号，外部数据存储器扩展为 32kb32kb有多种设计方案。有多种设计方案。 方案一：方案一：62256 62256 的存储容量为的存储容量为32kb32kb，可以采用，可以采用1 1片片

23、6225662256来设计。来设计。 方案二：方案二：6212862128的存储容量为的存储容量为16kb16kb，可以采用，可以采用2 2片片6212862128来设计。来设计。 方案三：方案三：62646264的存储容量为的存储容量为8kb8kb，可以用，可以用4 4片片62646264来设计。来设计。 方案四：方案四：61166116的存储容量为的存储容量为2kb2kb，可以用，可以用1616片片61166116来设计来设计 方案五：可以用方案五：可以用1 1片片6212862128和和2 2片片62646264来设计。来设计。 方案六：可以用方案六：可以用1 1片片6212862128

24、和和8 8片片62646264来设计。来设计。 一般来说，采用大容量的一般来说，采用大容量的sramsram芯片来扩展外部数据存储器会芯片来扩展外部数据存储器会 使使用的芯片数量减少，译码电路的复杂性降低。因此方案一和使使用的芯片数量减少，译码电路的复杂性降低。因此方案一和 方案二是比较合理的设计方案。方案二是比较合理的设计方案。 4.2.34.2.3数据存储器的扩展数据存储器的扩展 例例7-4 7-4 若单片机为若单片机为80318031，试采用，试采用sramsram芯片把外部数据存储器扩展芯片把外部数据存储器扩展 为为32kb32kb。 4.2.34.2.3数据存储器的扩展数据存储器的扩

25、展 例例7-4 7-4 若单片机为若单片机为80318031，试采用，试采用sramsram芯片把外部数据存储器扩展芯片把外部数据存储器扩展 为为32kb32kb。 4.3 514.3 51并行并行i io o接口的扩展接口的扩展 常用的并行常用的并行i/oi/o接口扩展方法主要有接口扩展方法主要有简单扩展简单扩展、 专用接口芯片扩展专用接口芯片扩展和和串行扩展串行扩展三种扩展方法。三种扩展方法。 所谓简单扩展就是利用所谓简单扩展就是利用74ls37774ls377、74ls37374ls373、 74ls24474ls244、74ls24574ls245等锁存器、三态门或双向缓冲器构等锁存器

26、、三态门或双向缓冲器构 造一个简单的输入造一个简单的输入/ /输出端口；输出端口； 专用接口芯片扩展是采用专用接口芯片扩展是采用81558155、82558255等具有特殊等具有特殊 功能的专用接口芯片来扩展输入功能的专用接口芯片来扩展输入/ /输出端口；输出端口； 串行扩展是利用串口控制器的功能来扩展并行输串行扩展是利用串口控制器的功能来扩展并行输 入入/ /输出端口。输出端口。 4.3 514.3 51并行并行i io o接口的扩展接口的扩展 具体扩展时需要注意以下几点：具体扩展时需要注意以下几点： n 5151系列单片机扩展的并行系列单片机扩展的并行i/oi/o口和外部数据存储器统一编址

27、，口和外部数据存储器统一编址， 采用相同的控制信号，相同的寻址方式和相同的指令（采用采用相同的控制信号，相同的寻址方式和相同的指令（采用movxmovx 指令），因此，扩展方法和外部数据存储器相同。指令），因此，扩展方法和外部数据存储器相同。 n 系统中所有并行系统中所有并行i/oi/o口扩展芯片均应按照口扩展芯片均应按照“输入三态、输出锁输入三态、输出锁 存存”的原则与总线相连。的原则与总线相连。 n 特别注意特别注意p0p0口的负载问题口的负载问题 在在i/oi/o口扩展时必须考虑与之相连的外设硬件电路特性，如驱口扩展时必须考虑与之相连的外设硬件电路特性，如驱 动功率、电平、干扰抑制及隔离

28、等因素。动功率、电平、干扰抑制及隔离等因素。 4.3.14.3.1简单简单i/oi/o扩展扩展 1.1.采用锁存器扩展简单的采用锁存器扩展简单的8 8位输出口位输出口 out377out377： mov mov dptr,#7fffh mov a mov a，#data #data movx dptr movx dptr，a a ret ret /e：为低电平时，为正常逻辑状态：为低电平时，为正常逻辑状态 ;cp （clk）：触发端，上升沿触发，即当）：触发端，上升沿触发，即当cp 从低到高电平时，从低到高电平时，d0d7的数据通过芯片的数据通过芯片 将数据锁存，将数据锁存，d0d7的数据不变

29、。的数据不变。 4.3.14.3.1简单简单i/oi/o扩展扩展 2.2.用三态门扩展用三态门扩展8 8位输入并行口位输入并行口 in244in244： mov dptr,#0bfffhmov dptr,#0bfffh movx a,dptr movx a,dptr ret ret 4.3.14.3.1简单简单i/oi/o扩展扩展 3.3.采用锁存器扩展选通输入的采用锁存器扩展选通输入的8 8位并行口位并行口 int0373: int0373: mov dptr ,#0bfffh mov dptr ,#0bfffh movx a ,dptr movx a ,dptr reti reti 4.3

30、.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 1.8155 1.8155的引脚定义及结构的引脚定义及结构 4.3.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 2. 8155 2. 8155的的ramram和和i/oi/o口地址编码口地址编码 81558155内部内部i/oi/o寄存器编址寄存器编址 名名 称称 地地 址址名名 称称 地地 址址 内部内部ramram00hffh00hffhpbpb口寄存器口寄存器010010 命令字寄存器命令字寄存器 （仅写）（仅写） 0 00000pcpc口寄存器口寄存器011011 状态字寄存状态字寄存 器（仅读）器（仅读） 000000

31、定时器定时器/ /计数器低字计数器低字 节寄存器节寄存器 100100 papa口寄存口寄存 器器 001001定时器定时器/ /计数器高字计数器高字 节寄存器节寄存器 101101 4.3.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 2. 8155 2. 8155的的ramram和和i/oi/o口地址编码口地址编码 表表7-12 815557-12 81555操作控制逻辑关系表操作控制逻辑关系表 4.3.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 3. 81553. 8155的命令字和状态字的命令字和状态字 81558155命令字格式：命令字格式： 4.3.24.3.2专

32、用芯片扩展专用芯片扩展ioio接口接口 3. 81553. 8155的命令字和状态字的命令字和状态字 81558155状态字格式：状态字格式： 4.3.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 4. 81554. 8155的定时器的定时器/ /计数器计数器 m2m1m2m1操作方式操作方式t0t0引脚输出波形引脚输出波形说明说明 0 00 0单负方波单负方波宽为宽为n/2n/2个（个（n n为偶数）或（为偶数）或（n-1n-1） /2/2个（个（n n为奇数）为奇数）titi时钟周期时钟周期 0 10 1连续方波连续方波低电平宽低电平宽n/2(nn/2(n为偶数为偶数) ) 或（或

33、（n-1n-1） /2/2个（个（n n为奇数）为奇数）titi时钟周期；高电时钟周期；高电 平宽平宽n/2(nn/2(n为偶数为偶数) ) 或（或（n+1n+1）/2/2个（个（ n n为奇数）为奇数）titi时钟周期。时钟周期。 1 01 0单负脉冲单负脉冲计数溢出时输出一个宽为计数溢出时输出一个宽为titi时钟周期时钟周期 的负脉冲的负脉冲 1 11 1连续脉冲连续脉冲每次计数溢出时输出一个宽为每次计数溢出时输出一个宽为titi时钟时钟 周期的负脉冲并自动恢复初值周期的负脉冲并自动恢复初值 4.3.2 4.3.2专用芯片扩展专用芯片扩展ioio接口接口 5. 8155a 5. 8155a

34、与与5151单片机的接口方法单片机的接口方法 4.3.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 5. 8155a5. 8155a与与5151单片机的接口方法单片机的接口方法 用用c51c51编程时，对编程时，对81558155的操作可描述为以下几个方面：的操作可描述为以下几个方面： #include absacc.h#include #define state8155 xbyte0 x7f00#define state8155 xbyte0 x7f00 #define ioa xbyte0 x7f01h#define ioa xbyte0 x7f01h #define iob xb

35、yte0 x7f02#define iob xbyte0 x7f02 #define ioc xbyte0 x7f03#define ioc xbyte0 x7f03 state8155=x ; /state8155=x ; /写命令字寄存器写命令字寄存器 x=state8155; /x=state8155; /读状态寄存器读状态寄存器 ioa=x; /ioa=x; /写写a a口口 x=iob; /x=iob; /读读b b口口 xbyte0 x3f20=35;/xbyte0 x3f20=35;/写写81558155的的ramram单元（单元（20h20h） x=xbyte0 x3f65; /x=xbyte0 x3f65; /读读81558155的的ramram单元（单元（65h65h） 4.3.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 例例7-9 81557-9 8155控制打印机控制打印机 4.3.24.3.2专用芯片扩展专用芯片扩展ioio接口接口 例例7-9 81557-9 8155控制打印机控制打印机 #include absacc.h#include #include #inclu