版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、1,Chapter 7 Sequential Logic Design Principles( 时序逻辑设计原理,Latches and Flip-Flops (锁存器和触发器 ) Clocked Synchronous State-Machine Analysis (同步时序分析) Clocked Synchronous State-Machine Design (同步时序设计,Digital Logic Design and Application (数字逻辑设计及应用,2,锁存器与触发器,具有使能端的S-R锁存器,D锁存器,S-R锁存器,Review of Last Class (内容回
2、顾,Digital Logic Design and Application (数字逻辑设计及应用,SR = 0,Qn+1 = S + RQn,3,利用与非门传输门实现 主从结构,Positive-Edge-Triggered D Flip-Flop(具有预置和清零端的正边沿D触发器,PR(preset)、CLR(clear) 相当于: S(set) 、 R(reset,通常用于初始化电路状态、测试等,Digital Logic Design and Application (数字逻辑设计及应用,4,具有预置和清零端的正边沿D触发器时序图,Digital Logic Design and Ap
3、plication (数字逻辑设计及应用,5,维持阻塞结构D触发器,Digital Logic Design and Application (数字逻辑设计及应用,6,Negative-Edge-Triggered D Flip-Flop(负边沿触发的D触发器,Digital Logic Design and Application (数字逻辑设计及应用,7,2-Input Multiplexer (2选1多路复用器,D Flip-Flop with Enable(具有使能端的D触发器,EN有效(=1) 选择外部D输入 EN无效(=0) 选择触发器当前的输出,Digital Logic Des
4、ign and Application (数字逻辑设计及应用,8,Scan Flip-Flop (扫描触发器,Function Table (功能表):Figure 7-22(b,TE = 0 正常操作 Q=D TE = 1 进入测试模式,测试使能端,测试输入端,Logic Symbol (逻辑符号,Digital Logic Design and Application (数字逻辑设计及应用,9,TE = 0 正常操作 TE = 1 进行测试 每个触发器的输出端Q都与后一个触发器的TI端连接 TIN 端扫入一组测试向量(需若干个时钟触发沿) 再经过若干个时钟的正常操作(TE=0) 可以在TO
5、端观察(扫出)电路的新状态,TIN,CLK,TE,TO,Digital Logic Design and Application (数字逻辑设计及应用,10,利用触发器作为移位寄存器(图1,思考:能否将触发器改为锁存器(图2,Applications of Flip-Flops (触发器的应用,Digital Logic Design and Application (数字逻辑设计及应用,11,Master/Slave S-R Flip-Flop(主从式S-R触发器,回顾:有使能端的S-R锁存器 C的有效电平期间,输入直接改变触发器的状态 输入信号需要遵守约束条件,希望输出在一个时钟周期内只变
6、化一次 采用主从结构,Digital Logic Design and Application (数字逻辑设计及应用,12,主从式S-R触发器的内部时序,暂时忽略延迟时间等动态特性,C,亚 稳 态,Digital Logic Design and Application (数字逻辑设计及应用,13,亚 稳 态,是不是边沿触发,C,虽然输出在一个时钟周期只可能变化一次 但不能算是边沿触发,Digital Logic Design and Application (数字逻辑设计及应用,14,思考:同样是主从结构, 为什么由D锁存器构成的可以称为边沿D触发器, 而由S-R锁存器构成的不能称为边沿S-
7、R触发器,延迟输出 C无效时输出变化,动态输入指示 边沿触发,Digital Logic Design and Application (数字逻辑设计及应用,15,Master/Slave J-K Flip-Flop(主从式J-K触发器,消除主从S-R触发器存在的约束条件,利用反馈消除主从S-R触发器存在的约束条件,S = JQ R = KQ 总满足 SR=0,Digital Logic Design and Application (数字逻辑设计及应用,16,消除主从S-R触发器存在的约束条件,利用反馈消除主从S-R触发器存在的约束条件,S = JQ R = KQ 总满足 SR=0,Qn+1
8、 = S + RQ = JQ + (KQ)Q = JQ + (K+Q)Q = JQ + KQ,主从J-K触发器特征方程,Q 当前状态(原态、现态) Q* 下一状态(新态、次态,Master/Slave J-K Flip-Flop(主从式J-K触发器,Digital Logic Design and Application (数字逻辑设计及应用,17,Logic Symbol (逻辑符号,0 1,C=1期间, J的变化只引起Qm改变一次,1 箝位,Function Table,Digital Logic Design and Application (数字逻辑设计及应用,18,1 0,C=1期间
9、 J,K的变化可能引起Qm的变化,但只能改变一次,0 箝位,Digital Logic Design and Application (数字逻辑设计及应用,19,J和K输入在C=1期间保持不变,每个C周期的高电平阶段关心输入端J、K的变化; 每个C周期的低电平阶段关心触发器状态Q的变化,Digital Logic Design and Application (数字逻辑设计及应用,20,具有多输入端的J-K触发器,J = J1J2 K = K1K2,Digital Logic Design and Application (数字逻辑设计及应用,21,Edge-Triggered J-K Fli
10、p-Flop(边沿J-K触发器,Q* = D = JQ + KQ,时钟上升沿(正边沿)有效 不会出现“箝位”现象,Digital Logic Design and Application (数字逻辑设计及应用,22,利用门电路传输延迟时间的边沿J-K触发器,两个与或非门组成基本RS触发器 门G3G4的传输延迟时间大于基本RS触发器的翻转时间,Digital Logic Design and Application (数字逻辑设计及应用,23,Master/Slave J-K Flip-Flop (主从J-K触发器,Digital Logic Design and Application (数字
11、逻辑设计及应用,24,Edge-Triggered J-K Flip-Flop(边沿J-K触发器,Q* = D = JQ + KQ,时钟上升沿(正边沿)有效 不会出现“箝位”现象,Digital Logic Design and Application (数字逻辑设计及应用,25,T Flip-Flop (T触发器,在每个时钟脉冲有效沿都会改变状态(翻转,Digital Logic Design and Application (数字逻辑设计及应用,26,Use a D/J-k Flip-Flop to Design a T Flip-Flop (利用D、J-K触发器实现T触发器,利用D触发器
12、实现 D:Q* = D T:Q* = Q D = Q,利用J-K触发器实现 JK:Q* = JQ + KQ T:Q* = Q J = K = 1,Digital Logic Design and Application (数字逻辑设计及应用,27,Possible Circuits for a T Flip-Flop with Enable (具有使能端的T触发器的可能电路,T:Q* = ENQ + ENQ,JK:Q* = JQ + KQ,D:Q* = D,Digital Logic Design and Application (数字逻辑设计及应用,28,Other Structure Fl
13、ip-Flops(其他结构的触发器,维持阻塞结构,利用门电路传输延迟时间的边沿J-K触发器,Digital Logic Design and Application (数字逻辑设计及应用,29,锁存器与触发器小结,锁存器和触发器 电平有效和边沿有效的区别 按照逻辑功能的不同特点,通常可分为 S-R触发器(锁存器) D触发器(锁存器) J-K触发器 T触发器,每种触发器的 功能表 特征方程 状态图,Digital Logic Design and Application (数字逻辑设计及应用,30,S-R Flip-Flops (Latches,0 1* 0,Digital Logic Desi
14、gn and Application (数字逻辑设计及应用,31,Q* = S_L + R_LQ = S+ RQ 约束条件:S_L + R_L = 1 S+R=1 SR=0,Digital Logic Design and Application (数字逻辑设计及应用,32,状态图,S=1,R=0,S=0,R=1,S=X R=0,S=0 R=X,Digital Logic Design and Application (数字逻辑设计及应用,S-R Flip-Flops (Latches,33,J-K Flip-Flop,Digital Logic Design and Application
15、(数字逻辑设计及应用,34,状态图,J=1,K=X,J=X,K=1,J=X K=0,J=0 K=X,Digital Logic Design and Application (数字逻辑设计及应用,J-K Flip-Flop,35,状态图,D Flip-Flops (Latches,特征方程:Q* = D,D=1,D=0,D=1,D=0,有使能端得D触发器:Q* = END + ENQ,Digital Logic Design and Application (数字逻辑设计及应用,36,T Flip-Flop,说明: 传统中文教材中认为 T 触发器的特征方程为: Q* = TQ + TQ,Dig
16、ital Logic Design and Application (数字逻辑设计及应用,37,不同类型触发器间的相互转换,利用D触发器实现 S-R触发器 J-K触发器 T触发器,利用J-K触发器实现 S-R触发器 D触发器 T触发器,Digital Logic Design and Application (数字逻辑设计及应用,38,关于电路结构和逻辑功能,同一逻辑功能的触发器可用不同电路结构实现 主从结构的D触发器、维持阻塞结构的D触发器 用同一电路结构可做成不同逻辑功能的触发器 维持阻塞结构的:D触发器、J-K触发器,Digital Logic Design and Applicatio
17、n (数字逻辑设计及应用,39,动态参数,保证触发器在工作时能可靠翻转 锁存器的动态参数 输入信号宽度:tW 2tpd 传输延迟时间: tPLH / tPHL 从输入信号到达,到触发器输出新态稳定建立 与非:tPLH = tpd 、tPHL = 2tpd 或非:tPLH = 2tpd 、tPHL = tpd 说明: tpd表示一个门的延迟时间,Digital Logic Design and Application (数字逻辑设计及应用,40,触发器的动态参数,建立时间 tset 输入信号应先于时钟信号到达的时间 保持时间 thold 时钟信号到达后,输入信号需要保持的时间 最高时钟频率 fmax 为保证触发器可靠翻转,时钟脉冲必须满足的参数 传输延迟时间 tpHL/tpLH 从时钟脉冲触发边沿算起,到触发器建立起新状态,Digital Logic Design and Application (数字逻辑设计及应用,41,第7章作业,7.4(7.2) 7.5(7.3) 7.7(
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 项目经理劳动聘用合同
- 公司房屋租赁合同书范本
- 江苏省苏州市相城区第三实验中学2023-2024学年中考数学考前最后一卷含解析
- 江苏省苏州工业园区重点达标名校2023-2024学年中考数学模拟预测题含解析
- 二年级上册美术教学设计及教学反思-3.7 美丽的叶子丨岭南版
- 校内店铺转让合同范本
- 五年级上册数学教案-3.5一个数除以小数(3)-人教新课标
- 工程设计招标代理合同
- 五年级下册数学教案-同步培优:分数乘法应用题 北师大版
- 部编版语文四年级上册第六单元18课《牛和鹅》 03(配套教案)
- 孟州市中小学教师考试题目及答案2023
- GB/T 44008-2024应急医用模块化集成系统通用技术要求
- JT-T 1497-2024 公路桥梁塔柱施工平台及通道安全技术要求
- 化学备课组活动计划方案
- 第15课 列强入侵与中国人民的反抗斗争 教学设计-2023-2024学年中职高一上学期高教版(2023)中国历史全一册
- 中国话剧名作鉴赏智慧树知到期末考试答案章节答案2024年大庆师范学院
- 城乡规划毕业答辩问题
- 数据库课程设计报告-手机进销存
- 2024届高考语文复习高中议论文论据素材积累
- X药品批发企业年度内审报告
- 2024广东阳江市水务集团招聘专业技术和基层一线岗位人员22人高频考题难、易错点模拟试题(共500题)附带答案详解
评论
0/150
提交评论