计算机系统组成与工作原理

1、第2章 计算机系统组成与工作原理,第2章 计算机系统组成与工作原理,2.1 计算机系统的基本结构与组成（掌握） 计算机系统的层次模型 计算机系统的结构、组织与实现 2.2 计算机系统的工作原理（掌握） 冯诺依曼计算机架构 模型机系统结构 模型机指令集 模型机工作流程,第2章 计算机系统组成与工作原理,2.3 微处理器体系结构的改进（理解） 冯诺依曼结构的改进 并行技术的发展 流水线结构 超标量与超长指令字结构 多机与多核结构 2.4 计算机体系结构分类（理解） 2.5 计算机性能评测（掌握） 字长、存储容量、运算速度,2.1.1 计算机系统的层次模型,a）图自下而上反映了系统逐级生成的过程，自

2、上而下反映了系统求解问题的过程； 软硬件的逻辑等价性可以表现为：硬件软化（如RISC思想）、软件硬化（如CISC思想）、固件化（如微程序） ； （b）图中的虚拟机：与某种特殊编程语言对应的假想硬件机器,微体系结构层 （微程序或硬连逻辑,操作系统层,语言处理层（解释、编译,用户程序层（语言编程,系统分析层（数学模型、算法,硬核级,数字逻辑层（硬件,指令系统层（机器语言指令,应用语言虚拟机,高级语言虚拟机,汇编语言虚拟机,操作系统虚拟机,机器语言级,微程序级,寄存器级（硬件,硬件系统：异常处理机构、指令系统、CPU、存储器、I/O及通信子系统,系统软件：操作系统、编译器、数据库管理系统、Web浏览

3、器、设备驱动、中断服务程序,应用软件,2.1.2 计算机系统的结构、组成与实现,体系结构Architecture 程序员关心的计算机概念结构与功能特性 如：确定指令集中是否有乘法指令； 计算机组成Organization 从硬件角度关注物理机器的组织 如：乘法指令由专用乘法器还是用加法器实现 计算机实现Realization 底层的器件技术、微组装技术、冷却技术等 如：加法器底层的物理器件类型及微组装技术,系列机,计算机的体系结构,1946年，美国宾夕法尼亚大学莫尔学院的物理学博士Mauchley和电气工程师Eckert领导的小组研制成功世界上第一台数字式电子计算机ENIAC 。 著名的美籍匈

4、牙利数学家Von Neumann参加了为改进ENIAC而举行的一系列专家会议，研究了新型计算机的体系结构。 1949年，英国剑桥大学的威尔克斯等人在EDSAC 机上实现了冯诺依曼模式。 直至今天冯诺依曼体系结构依然是绝大多数数字计算机的基础,冯诺伊曼计算机系统结构框图,体系结构角度的多层结构,硬件向上提供的接口： 指令系统 异常事件 端口定义,体系结构、组成与实现,体系结构Architecture 程序员关心的计算机概念结构与功能特性 如：确定指令集中是否有乘法指令； 计算机组成Organization 从硬件角度关注物理机器的组织 如：乘法指令由专用乘法器还是用加法器实现 计算机实现Real

5、ization 底层的器件技术、微组装技术、冷却技术等 如：加法器底层的物理器件类型及微组装技术,系列机,计算机的组成（1,计算机的组成（2,总线结构,计算机的组成（3,同步数字系统,组织角度的多层结构,体系结构、组成与实现,体系结构Architecture 程序员关心的计算机概念结构与功能特性 如：确定指令集中是否有乘法指令； 计算机组成Organization 从硬件角度关注物理机器的组织 如：乘法指令由专用乘法器还是用加法器实现 计算机实现Realization 底层的器件技术、微组装技术、冷却技术等 如：加法器底层的物理器件类型及微组装技术,系列机,计算机的实现,半导体技术 制造技术

6、封装技术 装配技术 电源技术 冷却技术,2.2.1 冯诺依曼体系架构,硬件组成 五大部分 以存储器为中心 信息表示：二进制 计算机内部的控制信息和数据信息均采用二进制表示，并存放在同一个存储器中 工作原理：存储程序/指令(控制)驱动 编制好的程序(包括指令和数据)预先经由输入设备输入并保存在存储器中 计算机开始工作后，在不需要人工干预的情况下由控制器自动、高速地依次从存储器中取出指令并加以执行,2.2.2 模型机系统结构,基于总线的冯诺依曼架构模型机 总线子系统：作为公共通道连接各子部件，用于实现各部件之间的数据、信息等的传输和交换(第4章) 存储器子系统：存放当前的运行程序和数据(第5章)

7、输入输出子系统:完成计算机与外部的信息交换(第6章) CPU子系统：集成了运算器、控制器和寄存器的超大规模集成电路芯片(VLSI)（第3章,1.模型机总线结构,按传输信息的不同，可将总线分为数据总线DB、地址总线AB和控制总线CB三类： 地址总线通常是单向的，由主设备(如CPU)发出，用于选择读写对象(如某个特定的存储单元或外部设备)； 数据总线用于数据交换，通常是双向的； 控制总线包括真正的控制信号线(如读/写信号)和一些状态信号线(如是否已将数据送上总线)，用于实现对设备的监视和控制,MPU,RAM,ROM,I/O接口,外设,AB,DB,CB,2.模型机内存储器,存储器组织由许多字节单元组

8、成，每个单元都有一个唯一的编号（存储单元地址），保存的信息称为存储单元内容。 访问(读或写)存储单元 ：存储单元地址经地址译码后产生相应的选通信号，同时在控制信号的作用下读出存储单元内容到数据缓冲器，或将数据缓冲器中的内容写入选定的单元,small endianness,各种宽度信息的存储,a)按任意相连存储 紧凑，但访问需要2总线操作,b)按整数边界存储 有浪费，但访问效率高,3. 输入/输出子系统,计算机与直接相联的外围设备进行数据交换的过程通常称为输入/输出(In/Out)，而与远方设备进行数据交换的过程习惯上称为数据通信(data communication,通用寄存器组 堆栈指针SP

9、 程序计数器PC,微 操 作 控 制 电 路,控制总线CB,地址总线AB,数据总线DB,运算器,寄存器组,控制器,4. 模型机CPU子系统,模型机指令系统,指令是发送到CPU的命令，指示CPU执行一个特定的处理，如从存储器取数据、对数据进行逻辑运算等。CPU可以处理的全部指令集合称为指令集(Instruction Set)。指令集结构(ISA，Instruction Set Architecture) 是体系结构的主要内容之一，对CPU的基本组织会产生非常大的影响。ISA功能设计实际就是确定软硬件的功能分配。 指令通常包含操作码和操作数两部分。操作码指明要完成操作的性质，如加、减、乘、除、数据

10、传送、移位等；操作数指明参加上述规定操作的数据或数据所存放的地址,2.2.3 模型机常用汇编指令,2.2.4 模型机工作原理,计算机的工作本质上就是执行程序的过程。 顺序执行 指令执行的基本过程可以分为取指令(fetch)、分析指令(decode)和执行指令(execute)三个阶段。 非顺序执行 转移（jump）：执行条件/无条件转移指令，不返回 过程（procedure）调用：主程序调用子程序后返回断点 中断（interrupt）：外界突发事件处理完后返回断点 异常（ exception）： 程序本身产生的某些例外处理完后重新执行 陷阱(trap) ： 程序本身产生某些例外条件处理完后返回

11、断点,程序的执行过程,取指令、分析指令、执行指令,AB,DB,地址译码,读控制,MOV 5CH, R1 ADD R1, 2EH, R2,1,2.3 冯诺依曼体系结构的演进,演进 CPU指令集 存储器子系统 总线 输入/输出子系统 改变 改变控制方式，发展数据、需求、模式等其它驱动方式； 改变串行执行模式，发展并行技术,3-6章重点,指令功能、指令格式、寻址方式,分层结构,高速总线+多种接口方式,冯诺依曼型计算机的本质特点也造成了其瓶颈： 指令执行的串行性 存储器读取的串行性,2.3.1 不同的指令集设计策略：CISC与RISC,CISC（Complex Instruction Set Comp

12、uter，复杂指令集计算机） 不断增强指令的功能以及设置更复杂的新指令取代原先由程序段完成的功能，从而实现软件功能的硬化。 RISC（Reduced Instruction Set Computer，精简指令集计算机） 通过减少指令种类和简化指令功能来降低硬件设计复杂度，从而提高指令的执行速度,现代计算机：RISC+CISC,按处理器指令架构分类,复杂指令集计算机(Complex Instruction Set Computer，CISC)，如X86 控制器的设计实现复杂 包含了复杂计算指令且运行时间长 精简指令集计算机(Reduced Instruction Set Computer，RIS

13、C)，如IBM的PowerPC，Sun的SPARC，MIPS的MIPS Rxxx系列 高效的编译器才能使RISC优点充分体现 指令数据少且每条指令都能在单时钟周期完成 超长指令集架构是英文(Very Long Instruction Word, VLIW),IA-64,如INTEL的IA64，AMD的X8664 简化处理器结构，删除复杂的控制器电路，每时钟周期可运行20条指令，而CISC通常只能运行1-3条指令，RISC能运行4条指令,CISC的设计思想及特点,每条指令执行单一功能，硬件复杂 为编程方便，往往增加指令数目，指令编码长度增加，硬件译码更复杂 为编程灵活，增加寻址方式，指令长度不一

14、，译码复杂 每条指令完成一个完整功能，因此单条指令涉及多个操作，如取指、参数、运算、存结果等 为增加新功能，需增加新指令，因此指令系统越来越复杂，这也是CISC的由来 如MC68020机就有25种寻址模式,RISC的设计思想及特点,RISC的出现简化了指令系统，克服了CISC的缺点，使更多的芯片硅面积可以用于实现流水和高速缓存，有效地提高了计算机的性能。 RISC机的设计应当遵循以下五个原则。 指令条数少，格式简单，易于译码； 提供足够的寄存器，只允许load和store指令访问内存； 指令由硬件直接执行，在单个周期内完成； 充分利用流水线； 强调优化编译器的作用,CISC和RISC的区别,内

15、核结构 CISC：数据线和指令线分时复用，即冯.诺依曼结构，程序存储器和数据存储器合并编址 RISC：数据线和指令线分离，即哈佛结构。取指令和取数据可同时进行 处理器指令集 CISC：不等长指令集，需要对不等长指令进行分割，执行时间长，采用微码 RISC：等长精简指令集，执行速度快且性能稳定。可同时执行多条指令，可将一条指令分割成若干个进程或线程，交由多个处理器同时执行，并行处理方面RISC明显优于CISC 软件 CISC：DOS、Windows RISC：成熟的操作系统少，Windows需要翻译过程，速度慢,RISC,CISC看法的误区,RISC指令都是简单指令 LDREQ R0,R1,R2

16、,LSR #16!指令的强大，一般的CISC处理器望尘莫及。RISC的“简单”是指指令集的执行时间、指令长度、指令格式整齐划一 CISC的复杂指令速度慢、执行效率很低 现代CISC处理器具有非常长的流水线（PIII采用了25级的流水线），执行速度快。但老的CPU执行速度可能较慢 但RISC不管是老的CPU，还是新的CPU，指令执行时间都是相同的，不需要在对指令执行作出优化 RISC处理器比CISC处理器需要更多的寄存器 这不是一个需求问题，而是一个实现问题。所以有的CISC寄存器与RISC相当。一般情况RISC需要比较多的寄存器 RISC都有流水线 ARM2没有采用流水线,CISC与RISC的

17、数据流,分层的存储子系统,如何以合理的价格搭建出容量和速度都满足要求的存储系统，始终是计算机体系结构设计中的关键问题之一。 现代计算机系统通常把不同的存储设备按一定的体系结构组织起来，以解决存储容量、存取速度和价格之间的矛盾,设计目标：整个存储系统速度接近M1而价格和容量接近Mn,存储子系统,主存（内存）：DRAM(存储数据和临时调入的程序)、FLASH(存储引导程序、固化程序(固件)，占用寻址空间，临时性存储，解决速度问题 编址方式：字节编址 信息存放方式：大/小端(big/small endianness)系统 辅存（外存）：磁盘、光盘。文件/块存储，虚拟存储介质，较长时间存储，解决容量问

18、题 均衡速度、容量、成本、长期存储等要求而分级 存储器需考虑的主要因素 速度、容量、成本,其他增加存储器带宽的方法,并行存储器,双端口存储器,哈佛体系结构,现代高速总线,高速并行总线,高速总线串行化,多级总线结构,北桥,南桥,前端总线Front Side Bus,外部总线、 (系统)外总线 如并口、串口,系统总线、 (系统)内总线 如ISA、PCI,片(间)总线 三总线形式,片内总线 单总线形式,计算机系统的四层总线结构,输入输出管理方式,2.3.2 并行处理技术,指令级并行技术ISP 流水线、超标量、超长指令字 系统级并行技术SLP 多处理器（多机/多核）、多磁盘 线程级并行技术TLP 同时

19、多线程SMT 电路级并行技术CLP 组相联cache、先行进位加法器,并行处理技术实现多个处理器或处理器模块的并行性，其基本思想包括时间重叠（time interleaving）、资源重复（resource replicaiton）和资源共享（resource sharing,2.3.3 流水线技术,可通过分割逻辑，插入缓冲寄存器（流水线Reg）来构建,指令时空图,顺序执行,4级流水线执行,流水线满载,更细的流水线,取指（FI） 指令译码（DI） 计算操作数地址（CO） 取操作数（FO） 执行指令（EI） 写操作数（WO,流水线CPU的特点,优点： 通过指令级并行来提高性能。 缺点： 增加了硬

20、件成本。 流水寄存器会引入延迟和时钟偏移，这些额外开销会使每条指令的执行时间有所增加，同时限制了流水线的深度。 流水线中各段的操作存在关联（dependence）时可能会引起流水线中断，从而影响流水线的性能和效率,流水线冲突,理想流水线的性能：每个时钟周期完成一条指令 实际流水机器中可能存在冒险(hazard)导致停顿： 数据冲突（如后面的计算要用到前面的结果） 定向技术可将结果数据从其产生的地方直接传送到所有需要它的功能部件 编译器可利用流水线调度（scheduling）技术来重新组织指令顺序 结构冲突（硬件资源不够） 增加额外的同类型资源 改变资源的设计使其能被同时使用 控制冲突（分支等跳

21、转指令引起 ） 可采用分支预测及预测执行技术最大限度地使处理器各部分保持运行状态,多端口的寄存器堆,哈佛结构存储器、超标量,流水线数据冲突及乱序执行,注意这里其实需要两个独立执行部件,流水线结构冲突及超标量流水线,有5个执行单元的超标量流水线,有2套硬件的超标量流水线CPU,共用一个取指单元的5段双流水线,2.3.4 超标量CPU的体系结构,超标量技术：可在一个时钟周期内对多条指令进行并行处理，使CPI小于1； 特点：处理器中有两个或两个以上的相同的功能部件；要求操作数之间必须没有相关性,整数指令,浮点指令,超标量处理机一般概念性结构,instruction fetching 多个流水线读取及

22、转移预测逻辑 instruction decoding 并行译码器，预译码技术 instruction dispatching 动态规划 instruction execution 多个流水线功能单元 instruction completion 暂存结果数据 instruction retiring 真正更新Reg和Mem中的结果数据,超标量结构,两条输入流水线,三条执行流水线,每个时钟周期可从存储器中获取两条指令,用于执行不需要访问存储器的指令,可处理所有需要或不需要访问存储器的指令,可用于进行乘、除类较复杂的算术运算,决定应使用哪一条执行流水线,和超标量处理机不同，超长指令字VLIW（V

23、ery Long Instruction Word）依靠编译器在编译时找出指令之间潜在的并行性，并通过指令调度把可能出现的数据冲突减少到最小，最后把能并行执行的多条指令组装成一条很长的指令，然后由处理机中多个相互独立的执行部件分别执行长指令中的一个操作，即相当于同时执行多条指令。 VLIW处理机能否成功，很大程度上取决于代码压缩的效率，其编译程序和体系结构的 关系非常密切，缺乏对传 统软件和硬件的兼容，因 而不大适用一般应用领域,VLIW处理机,2.3.5 多机与多核结构,大规模并行处理机（MPP）是一种价格昂贵的超级计算机，它由许多CPU通过高速专用互联网络连接。 机群（cluster）由多

24、台同构或异构的独立计算机通过高性能网络或局域网连在一起协同完成特定的并行计算任务。 刀片（blade）通常指包含一个或多个CPU、内存以及网络接口的服务器主板。通常一个刀片柜共享其它外部I/O和电源，而辅助存储器则有距离刀片柜较近的存储服务器提供。 网格（Network）是一组由高速网络连接的不同的计算机系统，可以相互合作也可独立工作。网格计算机将接受中央服务器分配的任务，然后在不忙的时候（如晚上或周末）执行这些任务,多核处理器,多线程技术,单片多处理器(Chip MulitProcessor，CMP) 问题：晶体管数量、芯片面积及芯片发热量 多线程处理器(Multithreaded Processor) 细粒度多线程(Fine-Grail Multithreading)在每个指令中切换线程，处理器必须能在每个时钟周期切换线程。其优点是可以隐