王诚教授计算机组成原理幻灯片.ppt

1、计算机组成原理,主讲：清华大学计算机系 王 诚 教授,中央电大开放教育 计算机科学与技术专业（专升本）必修课,1,录像课主要内容,课程简介 各章重点、难点教学指导,2,课程简介,3,1. 计算机组成原理课程的性质、任务和目的,本课程是计算机科学与技术专业（专科起点本科）的一门统设必修的专业基础课程 通过学习本课程，能理解计算机基本组成原理与运行机理，为学习本专业后续课程和进行与硬件有关的技术工作打好基础 学习计算机专业，终生要与计算机系统打交道、要使用好计算机就应该学习这门课，否则就是一个计算机硬件门外汉,4,后续课程,系统结构 操作系统 编译原理 嵌入式系统 高级语言程序设计 计算机网络 数

2、据库,5,2. 如何认识本课程的教学内容,课程内容与生活中遇到的许多很平常的现象大有异曲同工之处，没有太多难懂的原理，接受它的规定和实现方案即可 教师缺乏计算机系统设计的工程背景，教师有一个提高硬件系统设计能力的问题,6,3. 课程的教学定位,7,课程教学应建立在硬、软件组成大体完整的系统平台之上 这是一门硬件内容为主的课程，但需要兼顾一点基础软件的课程 需要了解汇编语言以及计算机系统操作使用方面的基础知识，把学习和使用硬件结合起来,4. 课程的教学资源,1.文字主教材计算机组成原理（本） 王诚 主编，08年版，中央电大出版社出版发行 2.录像教材 王诚 主讲， 08年版，中央电大音像社出版发

3、行 3.网络资源 中央电大及各级电大的电大在线教学平台 内容包括：教学文件、辅导文章、 IP课件、网络课程 4.多媒体课件 5.实验设备 实验箱和模拟仿真软件两种方式,8,5. 教学内容概述,重点围绕如何构建一台能够执行程序的计算机硬件系统来开展教学工作。 第1章是计算机系统概述，不在于学习更深入的具体知识，而是强调初步地建立起计算机系统的完整概念，这对接下来的学习很重要。 第2、3两章，第4、5两章，第6章，第7章是计算机组成原理课程的 4个核心知识单元，其中第4章中的指令流水线的内容在教育部提供的新的教学大纲中已经列为基本要求。 第8章的并行计算机体系结构不作为课程的基本要求，自学为主，也

4、可以简单讲解。,9,6. 教学时数建议,10,各章重点、难点教学指导,11,第1章 计算机系统概述,1完整的1台计算机系统 2由硬件和软件2个子系统组成 5硬件子系统由5个功能部件组成 涉及到5项技术指标 3要通过3种类型的总线相互连接 软件子系统有3个级别的语言 6硬件软件被划分在 6个不同的层次 4可按照Flynn分类标准划分计算机为不同的 4种类型,运算器部件 控制器部件 存储器部件 输入设备 输出设备,计算机字长 CPU速度 存储器容量 存储器读写速度 外围设备的入出速度和信息吞吐量,地址总线 数据总线 控制总线,12,单指令流单数据流SISD 单指令流多数据流SIMD 多指令流单数据

5、流MISD 多指令流多数据流MIMD,高级语言 汇编语言 机器语言,计算机外围设备,数据总线 地址总线 控制总线,计算机主机,中央处理器,(3) 存储器容量 (4) 读写速度,(5) 设备运行速度 和 系统吞吐量,把计算机系统和一个工厂类比， 运算器 相当于加工车间， 控制器 相当于领导指挥机构， 存储器 相当于库房， 输入设备 相当于运入材料的卡车, 输出设备 相当于运出产品的卡车。,(1) 计算机字长 (2) CPU速度,13,计算机硬件系统的 5 个功能部件及其连接关系，5 项技术指标,第2章 数据表示和运算方法,数据表示：定点数据和浮点数据两种 定点数：小数点位置固定的数据。有小数（纯

6、小数）和整数（纯整数）两种。 浮点数：既有整数又有小数部分。 整数的几种表示方案：原码、反码、补码 目的是为了简化数据运算的方案，简化硬件线路，提高运算速度 加减运算时，补码非常方便，原码不方便 乘除运算时，原码非常方便，补码也方便 反码不常用，它是原码和补码之间转换的一个中间结果,14,第2章 数据表示和运算方法,补码： 主要在加法和减法运算中使用 如32位的整数：,14,第31位：符号位,第30位至第0位：数值位,最大正数：符号位为0，数值位为全1 最小正数：符号位和数值位均为0,用补码表示，可以很方便地实现用加法器来完成减法运算 乘除法可以简单了解，只需理解清楚数学关系,第2章 数据表示

7、和运算方法,移码 只用来表示整数 只用于浮点数的阶码部分 与整数的补码表示相似：数值位相同，符号位相反,14,第2章 数据表示和运算方法,检错纠错编码 数据的检错纠错编码技术是提高硬件可靠性的有效措施 多用一点电路，多用几位冗余信息 重要的几种检错纠错码：奇偶校验、海明校验、循环冗余码校验,14,第3章 运算器部件,运算器部件是实现数据运算的执行部件，它有定点运算器和浮点运算器 2种类型 重点掌握定点运算器及组成定点运算器的 2个主要部分：完成算数和逻辑运算的电路 ALU，暂存运算数据和中间结果的寄存器组 REGs 重点要求：理解如何控制运算器完成指定的数据运算功能、如何接收输入、怎样送出结果

8、 学习过程中需要处理好学习计算机组成原理的通用知识和产品特定实例的关系 空讲原理学不懂、记不住，给出例子有必要，略细节，并能再次升华到理论高度，以 MIPS计算机 的运算器为例。,15,(1) 真值表,(3) 线路图,一位加法器设计,Xn Yn Cn Sn Cn+1 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1,一位ALU示意性线路,(2) 逻辑表达式,Cn+1,Sn,30,寄存器堆REGs 由 4组各32个寄存器组成，有3个控制端口(5位)提供寄存器编号，其中的 2个(rs、rt

9、) 用于读，读出的数据将保存到寄存器 A和B 。1个(rd) 用于写，写入的数据由 DI引脚提供，可以是寄存器 C 或从内存读出的内容，寄存器B的内容可以写到内存。 算逻运算单元 ALU 能完成加、减、与、或、异或等运算，用ALU-func 信号选择，一路运算数据包括寄存器A和程序计数器PC 2个来源，用 A-sel选择，另一路包括寄存器B、常数4、两个立即数 Immed-1和 Immed-2（两个立即数来自指令寄存器 IR并经过扩展得到）4个来源，用 B-sel选择，产生运算结果R 可送到 PC 或保存到结果寄存器C，还产生结果为 0 的标志位信息 Z。ALU完成数据运算，数据、指令在内存中

10、的地址计算这三种操作。,16,运算器用于暂存运算数据和中间结果（由 REGs 承担），完成数据运算，指令、数据在内存中的地址计算（由 ALU 承担）这三种操作功能。 rs+rtrd:3个寄存器的编号(rs、rt、rd)由指令寄存器提供, 3步完成 第1步用rs 和 rt 选择并读出两个寄存器的内容，分别保存到寄存器A和B。 第2步选择A和B作为运算数据, 控制ALU执行加法运算，结果存寄存器C。 第3步把结果C中内容送到DI端，用rd选择寄存器，写结果到寄存器堆。 pc+Immed_2 pc：1步即可完成，选择pc和Immed_2 作为运算数据,控制ALU执行加法运算, 把计算结果R 写入程序

11、计数器pc。 rs + Immed_1 C ：2步完成内存地址计算, 第1步用rs 选择并读出寄存器的内容并保存到寄存器A。第2步 ALU实现A+Immed_1 送寄存器C 。,17,第4章 指令系统和汇编程序设计,指令用于设计程序，是计算机的一种语言 指令是计算机最小的功能单位，是设计计算机硬件组成的基本依据 指令系统（指令集合）是计算机硬、软件联系的纽带 指令格式设计、寻址方式选用是核心内容，操作码字段和操作数地址字段的位数分配、内容设置和使用方案对计算机硬件的复杂程度、运行性能和程序设计的方便程度、资源占用都有较大影响 浏览典型指令系统的概貌是必要的，需要了解 RISC 和 CISC 两

12、类指令各自追求的目标和实现思路 要求能够进行简单的汇编语言程序设计,18,第4章 指令系统和汇编程序设计,指令字长和指令格式：指令字长通常与计算机字长一致，但可以更短或更长 指令格式：指令字中包括操作码字段和操作数地址字段两部分 操作码用于指明指令的运算和操作功能，不同指令的操作码要有唯一性，其位数取决于指令条数和设计要求，有定长和变长2 种实现方案。 操作数地址字段用于给出被操作信息（指令或数据）的地址信息，包括参加运算的一个或多个操作数所在的地址，运算结果的保存地址，程序的转移地址,被调用的子程序的入口地址等 设计这一部分需要了解指令中用到的操作数的个数，可能的来源与去向，存放数据的介质的

13、读写原理与过程等，要合理考虑，要适当折中与平衡。,19,第4章 指令系统和汇编程序设计,寻址方式是应该掌握的内容。表示在指令中的操作数地址，通常被称为形式地址；用这种形式地址并结合某些规则，可以计算出操作数在存储器中的存储单元地址，这一地址被称为数据的实际(有效)地址 寄存器寻址是在操作数地址字段给出数据所在的寄存器编号 立即数寻址是在指令的操作数地址字段直接给数据 直接寻址 是在操作数地址字段直接给数据或指令的内存地址,20,第4章 指令系统和汇编程序设计,间接寻址是给出指令或操作数在存储器中的地址的地址 堆栈寻址用于访问依照后进先出原则管理的一片存储区 变址寻址、相对寻址都是在操作数地址字

14、段给出一个数值，分别与指定的变址寄存器(Rx)或程序计数器(PC)的内容相加以计算出数据或指令在存储器中的地址 基地址寻址是指把在程序中所用的地址与一个特定的寄存器(称为基地址寄存器)的内容相加之和作为操作数的地址或指令的地址。与变址和相对寻址有些类似，但用法上往往有较大区别，比较多地用于系统软件中,21,第4章 指令系统和汇编程序设计,指令系统有精简指令系统(RISC)和复杂指令系统(CISC)两大类。 RISC是对CISC发展过程中的某些问题进行反思的结果，是通过简化硬件实现、提高软件技巧追求更高的计算机性能的有效途径。,22,第4章 指令系统和汇编程序设计,汇编语言程序设计的内容对理解指

15、令功能、运算器与控制器的组成和实现、准确理解计算机整机系统的运行原理都有十分重要的作用 汇编语句与指令之间有严格的对应关系 汇编语言还对指令系统进行了重要的功能扩展，使其基本达到可以用于程序设计的初步要求 从程序设计的角度，都需要有支持顺序执行、转移执行、分支执行、循环执行、子程序调用与返回执行等语句（指令） 汇编程序设计可以在实际的硬件系统上进行，也可以在模拟软件的系统上开展 缺乏汇编程序设计基础知识将难以学好本课程，如何解决这个问题是各地方电大必须面对的一个选择。,23,MIPS 指令格式,所有的指令都是32位长度。有 3种指令格式，即寄存器型、立即数型和转移型。 操作数寻址方式有寄存器寻

16、址、变址寻址、立即数寻址3 种，指令地址支持相对寻址、伪直接地址 2种方式。,op rs rt rd shamt funct,寄存器型,立即数型,转移型,op rs rt address / immediate,op target,例如： add $1, $2, $3 R1R2+R3,例如：lw $1, $2, 100 R2MR1+100 addi $1, $2, 100 R2R1+100,例如： j 8000 转移到 PC31.28 80004,24,第5章 控制器部件,控制器的功能是指挥控制计算机硬件系统完成： 按照指令序列自动连续执行程序 执行每一条指令的功能 及时处理紧急事件(中断)这

17、样3种操作 控制器分为组合逻辑控制器和微程序控制器两种类型。组合逻辑控制器更易学易懂,实验也方便,25,第5章 控制器部件,计算机的硬件系统就是按照执行程序的要求来组成的(5大功能部件) 控制器也是按照能完成上述3项操作来设计实现的，使它能依据指令内容、指令的执行步骤向每一个部件提供它们协调运行所需要的控制信号(电位或者脉冲) 控制器组成包括 4个主要部分： 程序计数器PC(保存指令地址) 指令寄存器IR(保存指令内容) 指令执行步骤产生电路 控制信号产生电路,26,第5章 控制器部件,计算机设计者的任务就是要把每一条指令的功能细分为几项操作,并把这些操作分配给相应的部件(部件功能分工)、再合

18、理地安排到不同的执行步骤中去(时间次序安排)完成。,27,控制器组成：PC、IR、 CU(节拍发生器、控制信号产生电路)， 连接电路 运算器组成：REGs （寄存器A、B） 、 ALU（寄存器C） ， 连接电路 主 存 储 器：存储体MEM、寄存器DR 读出数据、（寄存器B 写入数据、C 地址）,29,指令执行步骤,指令格式和功能,1 rdrs+rt, 2 rt rs or immediate 3 rdpc31.28(target2),op rs rt immediate,op rs rt rd sa func,op target,31-26 25-21 20-16 15-11 10 6 5

19、0,31,if (reset=1) then timing timing if (J_inst) then timing if (branch_inst) then timing if (sw_inst) then timing timing timing=000; end case; end if;,MIPS 指令格式,所有的指令都是32位长度。有 3种指令格式，即寄存器型、立即数型和转移型。 操作数寻址方式有寄存器寻址、变址寻址、立即数寻址3 种，指令地址支持相对寻址、伪直接地址 2种方式。,op rs rt rd shamt funct,寄存器型,立即数型,转移型,op rs rt ad

20、dress / immediate,op target,例如： add $1, $2, $3 R1R2+R3,例如：lw $1, $2, 100 R2MR1+100 addi $1, $2, 100 R2R1+100,例如： j 8000 转移到 PC31.28 80004,24,3 条典型指令的执行步骤,取指周期：1、2、3 的指令的操作相同 ir mempc, pcpc+4 译码周期：1、从寄存器组读出rs、rt分别存到寄存器A、B 2、从寄存器组读出rs存到寄存器A 3、存PC31.28拼接左移2位的immediate(补00)的 结果到PC, 结束 执行周期：1、寄存器A、B的内容相加

21、， 结果存到寄存器C 2、存器A的内容和左扩16位0的immediate的数执行 或 运算， 写回周期：1、2 把寄存器C的内容写入寄存器堆 (ND为寄存 器编号)， 结束,32,ADD指令，rs+rtrd：取指周期：PC作地址读存储器，读出内容IR PCalu_A ,4alu_B, alu:+, alu_outPC 译码周期：REGs(rs)A， REGs(rt)B 执行周期：A alu_A ,Balu_B, alu:+, C接收输入 写回周期： CREGs(rd),29,OR 指令， 取指周期：PC作地址读存储器，读出内容IR rs or 0扩展_immedrt： PCalu_A ,4al

22、u_B, alu:+, alu_outPC 译码周期：REGs(rs)A 执行周期：Aalu_A , 0扩展_immed alu_B, alu:or, C接收输入 写回周期： CREGs(rd),29,部件之间的信号传递关系 左侧大虚线框内部分在FPGA芯片内部实现，右侧的3个电路在印制电路板上,部件之间的信号传递关系 左侧大虚线框内部分在FPGA芯片内部实现，右侧的3个电路在印制电路板上,J 指令， 取指周期：PC作地址读存储器，读出内容IR PC31.28|target2 PCalu_A ,4alu_B, alu:+, alu_outPC 译码周期： PC31.28 | target2 P

23、C,29,case timing is when “000” = maddr_sel=0; writeIR=1; A_sel=0; B_sel =1; ALU_func=”000000”; PCsrc=1; WritePC =1; when “001” = case inst_op is when j-inst = PCsrc=1; WritePC =1; end case; when “010” = case inst_op is when add-inst = A_sel=1; B_sel =0; ALU_func=”000000”; when or-inst = A_sel=1; B_s

24、el =2; ALU_func=”000100”; when sw-inst = A_sel=1; B_sel =2; ALU_func=”000100”; when “011” = case inst_op is when sw-inst = maddr_sel=1; when “100” = case inst_op is when add-inst = MEMtoREG=0; REGdes=1; WriteREG=1; when or-inst = MEMtoREG=0; REGdes=0; WriteREG=1; when others = null; end case;,with a

25、lu_func select au_out A+B when “000000”, A- B when “000001”, A or B when “000100”, A and B when “000010”, (othens=Z) when others; with MEMtoREG select DI DR when 1, C when 0, (othens=Z) when others; register_write: process(clock, WriteREG) begin if (rising_edge(clock) and (WriteREG=1) then REGs(conv

26、(ND)= DI; end if; end;,第5章 控制器部件,运算器组成：寄存器组 REGs( 存数) 算逻运算单元 ALU (运算) 存储器部件：存储体(保存程序和数据) 数据寄存器DR (存读出数) 寄存器B、C（存写入数据、读写存储器的地址) 控制器组成：程序计数器PC (保存指令地址) 指令寄存器IR (保存指令内容) 节拍发生器 (产生指令执行步骤信号) 控制信号产生电路 (提供控制各部件的全部控制信号),30,指令流水线的概念和实现中必须解决的问题,指令流水线是提高计算机硬件性能的重要技术和有效措施，在当前各种型号的计算机中得到普遍应用 指令流水线技术追求得最重要目标是力争在每

27、一个指令执行步骤中完成一条指令的执行过程。实现思路是把一条指令的几项功能划分到不同的执行部件去完成，在时间上又允许这几个部件可以同时运行。若可以在指令的每一个执行步骤就启动一条指令投入运行，就可能使几条相邻的指令的不同的执行步骤各自在一个功能部件上同时运行，如同大工业生产中的流实现技术。,33,全部指令都选用取指、译码、执行、内存读写、数据写回这样 5个步骤完成，每个步骤执行时间相同,各自在不同的功能部件上完成一项既定功能，每结束一个执行步骤就启动下条指令，使所有部件都同时（并行）高速运行，在连续执行多条指令时，力争使尖峰速度达到每个 CPU时钟 执行一条指令。,尖峰CPI = 1,指令流水线

28、CPU的设计目标,34,几条指令同时运行有时会遇到一点矛盾，需要正确处理。 结构相关，2条指令争用只能供一条指令使用的资源 数据相关，后面的指令要使用前面指令提供的数据， 但在此时刻它还提供不出来 控制相关，指令要转移，是否需要转移，转移地址是 哪一个，此时刻尚不可知 必须需找到相应的解决办法，程序才能正确运行，否则将产生错误的运行结果。有多种应对措施，各有利弊，要合理选用。,指令流水线中的相关问题及其解决思路,35,第5章 控制器部件,微程序控制器的基本组成 程序计数器 PC 存放指令地址，有 增量 或 接收新值的功能 指令寄存器 IR 存放指令内容：包括指令操作码与操作数地址两部分 微指令

29、下地址逻辑 形成并提供出读控制存储器要使用的微指令的地址，其作用与硬连线控制器的节拍发生器有些类同。 控制存储器和微指令寄存器 控制存储器用于保存由全部微指令构成的微程序，读控制存储器得到的微指令将首先存入微指令寄存器，之后才能送到各被控制部件，这一部分的作用与硬连线控制器的控制信号产生部件有些类同。,36,控制存储器 (存放微程序),微程序控制器基本组成框图,微指令字,微指令寄存器,下地址逻辑,控存地址,下地址字段,微命令字段,指令寄存器 IR,程序计数器 PC,影射,指令操作码,条件信号,Clock,微命令 (控制信号),37,第5章 控制器部件,微程序控制器的基础知识 用多条微指令“解释

30、执行”每条机器指令的执行过程 一条微指令控制各部件执行指令的一个执行步骤应完成的功能 执行一条微指令所用的时间被称为一个微周期，相当于硬连线控制器的一个节拍时间 全部微指令的集合构成一台计算机的完整的微程序，保存在控制存储器中,38,第5章 控制器部件,微程序控制器的基础知识 微指令需要具备如下两项功能： 1. 提供机器指令 的一个执行步骤所需要的控制信号(微命令),以控制各部件执行该步骤的操作功能； 2. 提供下一条待用微指令的地址，以便自动有序地读出后续的一条微指令，解决指令各执行步骤之间正确的衔接关系。,39,第5章 控制器部件,微程序控制器的运行原理 用于“解释执行” 每条机器指令的执

31、行过程多条微指令组成 一个(段) 微程序。 解释执行所有指令的全部微程序保存在控制存储器(ROM)中，仅执行读操作。 读控制存储器需要用微指令的地址，如何提供这个地址的相关信息和实际值是微程序设计的重要工作。 每次从控制存储器读出一条微指令（包括微命令和微指令下地址信息两部分）。读出的微指令将经过微指令寄存器送到被控制部件实现控制，以确保把本条微指令的控制过程与读出下一条微指令的操作在时间上重叠起来，提高微程序的运行效率,40,第5章 控制器部件,微程序控制器的运行原理 微指令中的微命令字段用于控制计算机各部件的执行功能和动作过程。 微命令字段又可以被划分为多个子字段。各子字段用于不同的部件、

32、不同的执行功能、不同的数据选择等，划分和组合方式有多种。 微指令中的下地址信息字段用于提供形成下一条微指令地址的信息，每条微指令中都要有这段信息。 读控制存储器经常不是按微指令在控存中的存放次序顺序进行，还要用专门的硬件 (下地址逻辑)快速得到微指令地址，需要在下地址字段给出必要的信息。 在机器指令的程序中，顺序执行的概率要高得多,只在不是顺序执行时才需要提供指令地址。,41,把微程序安排到控制存储器中,最简单的原理性办法 取指用的微指令 按指令操作码分支 解释 指令0 的微程序 解释 指令1 的微程序 解释 指令n 的微程序 检查中断请求的微程序 响应中断请求的微程序,无,有,适当优化设计

33、找出多条指令用到的相同内容的微指令或微程序段, 归并为一条共用，减少控存字数； 设计更好的下地址信息组成，提供尽可能多的微指令衔接方式； 用不同的微命令字段控制不同的对象，提高各部件并行运行能力,通过译码产生互斥命令,缩短微指令字长。,顺序方式,功能分支,条件转移,无条件转移,无 条 件 转 移,42,第6章 存储器系统,存储器系统的3级结构： 高速缓存 主存 虚存 3级结构追求的目标： 尽可能快的读写速度(满足CPU的运行需要) 尽可能大的存储空间（放得下最大的程序和数据） 尽可能低的硬件成本(计算机厂家和用户都能接受),43,构成了统一管理调度的完整系统,第6章 存储器系统,主要教学内容：

34、 存储器芯片：存储器分类，器件内部组成，存储原理，读写过程的基本知识，存储器的性能指标。 主存：构建技术，存储器与CPU的连接方式，读写的时序关系。 高速缓存：构建技术，运行原理，管理办法 虚拟存储器：基本工作原理，基础知识 辅助存储器（磁盘、光盘、磁带等）：设备的组成概貌，工作的基本过程，性能指标,44,第6章 存储器系统,磁盘阵列： 提高辅存的存储容量、读写速度和系统可靠性的重要手段 又称它为低价磁盘的冗余阵列,44,第6章 存储器系统,本章主要基本概念： 存储器系统 用于存储程序和数据 对存储器的要求：容量大、速度快、成本低 选用同一种存储介质来满足这 3 项要求是很困难的 把存取速度快

35、但容量较小、存取速度低但容量更大、成本也各不相同的多种介质组合成一个统一管理调度的系统，才有可能取得更高的性能价格比。 存储器系统通常由高速缓冲存储器(cache，速度快但容量小)、主存储器(速度和容量度都居中)和辅助存储器(速度很低但容量巨大)这样三级结构组成。,45,第6章 存储器系统,程序运行的局部性原理 对于一个程序，在一小段时间内只有一小部分被用到，它只存在一小段空间中，为了快速使用它，可将它放到高速缓存中去 暂时不用的存放在主存中，长时间不用的则存放在虚存中 数据的一致性原则 运行的程序和相关数据通常都会合理调度到不同的存储层次中 保证处在不同层次中的同一个数据有相同的值,46,第

36、6章 存储器系统,包含性原则 处在内层 (靠近CPU)介质中的全部信息，肯定被包含在处于外层介质中 确保三级结构的存储器系统有高的性能价格比，并能正确运行的条件： 建立在局部性原理之上 满足一致性原则、包含性原则 三级结构的存储器系统是围绕主存储器来组建和运行的 主存一定要有，其他两级在原理上理解“可有可无” 增加高速缓存的目的是为了提高性能，提高计算机的使用价值,46,第6章 存储器系统,重点内容学习方法建议： 存储器系统的功能、构成和使用方式等方面是本章的学习重点 对线路方面的内容一般了解 主存储器和 CPU的连接方式、读写过程，通过字、位扩展技术设计存储体，低位地址交叉实现的多体结构是重

37、点内容。 高速缓存的作用，三种映像方式的构成和运行原理，它们之间的区别和联系需要理解清楚。初步了解影响高速缓存的命中率的因素有哪一些。 一般了解虚拟存储器的概念，清楚虚拟地址空间和实地址空间的概念，了解页式、段式、段页式三种管理方式的优缺点,段表、页表、快表的构成和使用过程。 一般了解辅助（外）存储器设备（温盘、光盘）的组成概况和读写原理，但其中要知道磁盘阵列技术在提高设备的存储容量、读写速度和容错能力方面的价值，了解常用的几种容错方案。,47,48,难点内容说明 高速缓存的三种映像方式： 1.全相联方式；2.直接映像方式；3.组相联映像方式,Cache,主存,全相联实现主存数据块与 Cach

38、e数据块的随意对应，命中率会比较高，但比较电路太复杂，难以实用。,全相联方式：,48,难点内容说明 高速缓存的三种映像方式： 1.全相联方式；2.直接映像方式；3.组相联映像方式,Cache,主存,直接映像方式：,直接映射实现主存数据块与 Cache数据块的硬性对应，影响Cache单元的使用率和命中率，但可以实际应用。,48,难点内容说明 高速缓存的三种映像方式： 1.全相联方式；2.直接映像方式；3.组相联映像方式,Cache,主存,组相联映像方式：,2 路组相联把原来的一个Cache分成容量相等的两个可以同时读写的部分，使主存的一个数据块硬性对应 2个Cache的一个单元，用哪个Cache

39、则是随意选择，兼顾直接映射 (对 2 个Cache体) 和全相联 (同一组的 2个Cache单元) 的优点,48,高速缓存的三种映像方式：,段表内容及其管理,段号 段内地址,+,+,逻辑地址,段始地址 段长 装入位,段 表,主存实际地址,段表基地址,49,页表内容和页式管理,+,（在内存中）控制位 有效位,虚 页号 实 页号,慢表,虚地址 (程序中给出),实地址 (读写内存用),快表(专设硬件),比较(按内容选),按地址读,实页号,虚页号 页内地址,实页号 页内地址,页表基地址,50,第7章 输入输出设备与系统,输入输出设备合称外围设备，通过接口电路连接到总线上，进而与主机的 CPU、存储器实

40、现连接。,51,总线,第7章 输入输出设备与系统,教学要求： 一般了解常用输入输出设备的工作原理。 理解程序查询、程序中断和直接存储器访问 3种基本输入输出方式各自的特点、实现思路、需要的硬件支持。 学习建议： 各种不同类型的接口的功能、组成有很大差异，要理解它们组成中的共性功能和共性组成，通过浏览一些具体的接口实例建立正确概念，了解使用方法。 总线是影响计算机系统性能的一个重要元素，涉及到的概念较多，有不同的总线标准，又与应用联系密切，多关注一些是必要的。,51,第7章 输入输出设备与系统,程序查询方式 以CPU不断查询设备状态来控制程序的执行过程 效率低，难以支持CPU与设备、多个设备间的并行操作 程序中断方式 为设备提供发出中断请求的能力 在它需要和CPU通讯时，通过发出中断告知CPU，CPU停