数字电子技术复习题

1、数字电子技术复习题数字电子技术综合复习资料一、单项选择题1在下列各图中,同或逻辑z对应的逻辑图是 。a. & z b. z . z d. =1 z 逻辑表达式a(+c)b+ac的对偶式是 。. b. b=（a+b）(a)c. a+ac=a（bc) d. 如果要采用奇校验方式传送一个七位二进制代码00110，则其校验位为 。a.0 b1 001100 d.其它4 三态门有一使能控制端,当使能端为无效电平时，正确的是 。输出端为高阻态 . 输出端为高电平 c. 输出端为低电平 d. 输出与输入间有正常的逻辑关系5.用四选一数据选择器实现函数，应使 。.d0=d2，1d=1 bd=d2=1,1=d3

2、=0c.d=d1=0,d=d3 .0=d1=1,d=d3=06有一个与非门构成的基本r触发器,欲使其输出状态保持原态不变，其输入信号应为 。asr= b =01 . 1=0 d. =7.若用jk触发器来实现状态方程为,则j、端的驱动方程为 。a=a,k= b.ab,k= c.，ab d.j=，k=ab8一个8421bd码十进制计数器,设其初态q3q21q=001，输入的时钟脉冲频率 =1kh。试问在1m时间后,计数器的状态为 。000; b.01； c.011 d.01109欲将容量为1k的rm扩展为4k4，则需要控制各片选端的辅助译码器的输出端数为 。a.1 b.2 . d810.一个8位a

3、d转换器，若所转换的最大模拟电压为5,当输入2v电压时，其输出的数字量为 。a01111 b0110110c01001 d10001011.一个7位二进制加法计数器,如果输入脉冲频率 f=256khz,试求此计数器最高位触发器输出脉冲频率为_。32khz; b.2khz; c.8 kz .256z12.用n个触发器构成计数器,可得到的最大计数长度(模值）为_。ui6215384uo4v5va n b. 2 c. d 1由55定时器构成的施密特触发器如图所示,该电路的回差电压为 v。5b.4c2d/314设f=b+，则它的反函数是_。a. =（a+b)(） b.（）（+)c= d以上都不正确 1

4、能使逻辑函数f=bd均为1的输入变量组合是_。a. 101,0001,0100,100 b. 110，110，110，101 c 10，0110,0111, 111 d.1111，1001，100,000二、单项选择题，请将正确答案的题号填入相应的横线上。1. =a的值是 。. b . a c. . b. 。a. b. c d. abc设ss为四选一数据选择器的地址输入端,xx为数据输入端，为数据输出端，则= 。a. +sxx+ssxb.x+sx+sx+sxc. +x+x+sx d. +sxsx4.如果要采用奇校验方式传送一个七位二进制代码00101,则其校验位为 。. b.1 c001011

5、 其它5.在图示的ttl门电路中,要求实现下列规定的逻辑功能时，其连接没有错误的是 。 6. ，=, 它们之间的关系是_。. = b. c= d7、逻辑函数f+b(a）,当c的取值为_时，f=1。+12vlrcrb+6vuivo1kb=5050ka00 b. 01 c. 101 .18如图所示电路中硅三极管的输出电压为_v。12 b. c67 dvccrcrbal&rcvccrbc&dvccrcrbl&vccrclb&9如图所示电路均为ttl电路,假设电路参数合理，则可以正常工作的是_。10.现在要用一个四位二进制加法器实现余三码到8421bcd码的转换，将aa21端与余三码相连接,ci接“”

6、，则在b3 b b1 b0端加上二进制数 便可。a1100 b10 c.0011 d.111 下面逻辑式中，正确的是 。 （b） b. a(a+）=ac.a(a)=a d. (a+)=a+b1.对于ttl与非门闲置输入端的处理，不可以 。a接电源 b.通过电阻3k接电源 c.接地 .与有用输入端并联13逻辑状态表如下所示，能实现该功能的逻辑部件是_。a.十进制译码器 b 二进制译码器c. 二进制编码器 d.十进制编码器输入输出bayy1y230100010110101100011一位42bc码译码器的数据输入线与译码器输出线组合是 。a 4：16 b： . 4：1 d.：415.下列表达式对应

7、的电路不存在竞争冒险的是 。a c. d.三、填空题1。、（62）10 (_）22、十进制数 13的反码为_。、函数fab+a的最简与或式为_。4、三态门（门）的输出状态除了高电平或低电平两种状态外，还有第三状态是 。、对2个信号进行编码,则转换成的二进制代码至少应有 _ 位。6、图示电路中,三极管工作在饱和状态，其ce间的输出电压约等于 v。、时序电路中所有触发器的状态变化是在同一时钟脉冲控制下同时发生,这种时序电路称为 _ 。8、在组合逻辑电路中,若出现f=a，则有可能产生_型冒险。9、由555定时器构成的单稳态电路中，给定外围的定时元器件r=1k,c=0.uf，则暂稳态的持续时间是_毫秒

8、。10、8位ad转换器，若所转换的最大模拟电压为5，当输入2v电压时,其输出的数字量为 。1、 25=（ ） 。 1、(4）10=( )8421 。3、最小项的相邻项有 个。4、逻辑函数f=a(ab),欲使f1,则a、b取值为 。5、编码器有1个输入,则输出应有 位。16、欲将1h的脉冲信号分频为100,应选用 进制计数器。7、若需要每输入240个脉冲分频器能输出一个脉冲，则由二进制加计数器构成的分频器至少需要 个触发器。 18、一个6 kb的rm,具有 根地址线。、由55定时器构成的施密特触发器如图所示,该电路的回差电压为 v。ui6215384uo4v5v.20、（22)1=( )2。21

9、、(9)补码( ）。22、n个变量可以构成 个最小项。2、 若偶数个1相异或,其结果为 。、d触发器的次态方程是q= 。四、填空题、十进制数（14)0的842bd编码为 。2、逻辑代数1+1+1= 。3、l=ac+c，其与非与非表达式为 。、三态门的三个状态分别是1、0、 。5、某二进制代码是1101,若加入一位偶校验码，则该校验位是 。6、对于k触发器，若k=,则可完成 触发器的功能。7、给定周期为1ms 的脉冲信号，将其分频为5 hz的信号，则应选用_进制计数器。8、不考虑溢出,欲将一个存放在移位寄存器中的二进制数除以8，需要 个移位脉冲。9、一个16 k的ram，具有 根地址线。10、5

10、55定时器可以构成多种脉冲电路,其中可以用于定时的电路是 。11、(43）10 =（ )2。12、将逻辑函数f=m（,3,4，,7，10，1，14,15）,化简为最简与或式结果为 。1、三态门的输出状态除了高电平或低电平两种状态外,还有第三状态是 。、若用二进制代码对4个字符进行编码,则至少需要 位二进制。15、jk触发器的次态方程是= 。16、若奇数个1相同或，其结果为 。7、欲将3276h的脉冲信号分频为1024h,应选用 进制计数器。18、一个1 kb的rm,具有 根数据线。1、采用7413级联来构成一个4-16线译码器,则需要_片73。2、在组合逻辑电路中，若出现f=a+,则有可能产生

11、_型冒险。1、d触发器的次态方程是q=_。22、不考虑溢出的情况,欲将一个存放在移位寄存器中的二进制数乘以1,需要_个移位脉冲。23、有一个电路需要每输入24个脉冲分频器能输出一个脉冲,则由二进制加法计数器构成的分频器至少需要 个触发器。24、若要求c电路的分辨率达到千分之一,则至少应选用_位二进制代码输入的转换器。、一片存储容量为2k8的只读存储器om,应该具有_根地址线。五、分析计算题1、一个逻辑函数f=m(2，7）。（1)写出其反函数f1的最小项标准表达式；（2)用代数法将f1化简为最简或与表达式。2、八路数据选择器构成的电路如图所示,为地址码，为数据输入,写出该电路所实现的函数f的最简

12、逻辑表达式。 、用卡诺图法化简逻辑函数并将最简式变换为与非与非的形式。d0d1d2d3s1s01yl11lllll&14、分析图示逻辑电路。（写出逻辑函数y；列出真值表；说明该电路的逻辑功能)、分析电路的模为何值，并画出有效循环状态图。 6、分析图示电路的逻辑功能。abfl1l&l17、如图所示由数据选择器构成的电路（1)写出电路输出z的表达式；(2）求出z的最简与或表达式。8、化简逻辑函数为最简与或式,将最简式变换为与非形式。9、试分析如图所示逻辑电路,分别写出l1和l2的最简与或式。六、逻辑电路设计题1、试用译码器7438和适当的门电路实现逻辑函数:y0 y1 y2 y3 y4 y5 y6

13、 y7 74138译码器s1 s2 s3a2 a1 a0l=ab+bc+a2、用译码器7ls138实现。y0 y1 y2 y3 y4 y5 y6 y7 74ls138译码器s1 s2 s3a2 a1 a03、集成4位同步二进制加法计数器7ls16的功能表如下所示。试用ls11设计一个模值为3的计数器。要求：(1）采用反馈清零法;（)外加门电路要少;（)写出简要设计步骤；（)在给定的逻辑图的基础上完成连线和设计。d0 d1 d2 d3tldccrp 74ls161 cpq0 q1 q2 q3、有一火灾报警系统,设有烟感、温感和紫外光感c三种不同类型的火灾探测器。为了防止误报警,只有当其中两种或以

14、上的探测器探测出火灾信号时，报警系统方发出报警信号。试用或非门实现产生报警信号的逻辑电路。七、分析计算题。1、如图所示为pld实现的逻辑函数,请写出输出端的逻辑表达式。pld电路图allbllf1234、一个由3:线译码器构成的逻辑电路如图所示,写出逻辑函数,的最简逻辑表达式。 3、位同步二进制计数器161的构成如下所示计数电路: 试分析计数器的模值，并画出其有效的状态循环图。1 0 0 11c pd0 d1 d2 d3tlldccrp 74ls161 cpq0 q1 q2 q3&1 4、化简逻辑函数，将最简式变换为与非的形式。5、74s构成如下所示计数电路，试分析计数器的模值,并画出其有效的

15、状态循环图。6、卡诺图化简f(a,c,)=(3,5,7,1)+d(0,1，2,3，1，15)、试分析如图所示计数电路的模值,并写出其有效的状态循环码。cplq0 q2 q1 q3cr&cp74161t1cp1d0 d2 d1 d3ld八、逻辑电路设计题。1、用8选mu设计一个逻辑电路,实现逻辑函数=（1,2,4，7）。2、请用4位同步二进制计数器74ls61采用置零法设计一个模值为9的计数器,并画出其有效的状态循环图。yd0d1d2d3d4d5d6d7ens2 s1 s0mux3、请分别用八选一数据选择器实现逻辑函数4、请用位同步二进制计数器4ls161采用置零法设计一个模值为7的计数器，并画

16、出其有效的状态循环图。c pd0 d1 d2 d3tldccrp 74ls161 cpq0 q1 q2 q3y0 y1 y2 y3 y4 y5 y6 y7 74ls138译码器s1 s2 s3a2 a1 a05、试用所示3线8线译码器4ls138,实现:6、请设计一个多数表决电路。要求a、b、c三人中只要有两个或两个以上的人同意（采用“”表示），则决议就能通过（采用“1”表示）。但c还有决定权，即只要c同意，即使其他人不同意也能通过。参考答案：一、单项选择题dbaaa dbbbbdcba二、单项选择题、 、a 、a 、b 5、a 7、b 8、c 、c 10、b1、b 12、 13、b 1、c

17、15、c三、填空题1。1、11111 、0010 3、1 、高阻 5、56、0.3v 7、同步时序逻辑电路8、1 9、1.1 1、66h、100 2、1001 13、 14、1 15、416、10 7、8 1、14 19、2 20、00 21、10111 22、2n 23、0 24、0 四、填空题1、010100 2、 、 4、高阻 、6、d 7、20 、 9、14 10、单稳态触发器11、001 12、 1、高阻 、6 1、j+1、1 、32 、8 19、2 20、02、d 2、4 2、8 24、10 25、15 五、分析计算题、（1）=（0,3,） (2)答案略2、f=m(，4,5)3、选

18、1mx5、m=7 1000100110101011110011011110q3q2q1q06、 本电路实现同或逻辑功能。 7、解：(1) z= abcd0+ abcd1 + abcd2 + abcd3 abcd4 abcd5 +abcd6 +abcd7= abc0 + abcd+abc1 +abc1 +abc1+ abc1 abcd +abc0= abcd abc abc +abc + abc +abcd =m(3,4,5,6,7,8,9,10,11,12)（2）采用卡诺图法化简，卡诺图如下,化简为最简与或表达式 z ab +ab +acd +acd 8、9、l=bc 2=b+bc+六、逻辑电路设计题1、f=（3,5,6，7）,2、=m(，3,6）y0 y1 y2 y3 y4 y5 y6 y7 74ls138译码器s1 s2 s3a2 a1 a0c pd0 d1 d2 d3tldccrp 74ls161 cpq0 q1 q2 q3&113、4、abc0011111011010010001 f=(3，5,6,7)七、分析计算题1、2、 1（1,2，,7） f2=（,5,6，)3、 =81001 000 000 00 0011 00 101 10、5、m=6 00 0001 010 0011