电路与电子技术课程设计vga显示接口设计

电路与电子技术课程设计VGA显示接口设计学生姓名学号所在学院通信工程学院专业名称通信工程班级指导教师成绩XXX课程设计任务书学生姓名XXX学生学号学生专业通信工程学生班级指导教师XXX职称讲师发题日期完成日期设计题目VGA显示接口设计设计目的熟练掌握VHDL描述VGA时序设计方法；了解VGA工作原理及控制方法。具体任务及要求在FPGA上完成一个简单的VGA显卡驱动控制电路，通过核心板上两个独立按键选择实现横彩条、竖彩条棋格图案。扩展任务是完成文字、图像的VGA显示。课程设计进度安排序号内容安排时间1学习并熟练掌握QUARTUSII软件，完成课程设计任务书10月28日11月5日2搜集并掌握与VGA接口设计相关案例，为自己课程设计做好规划11月6日11月10日3进行需求分析，将主体的设计分解为多个模块11月11日11月14日4使用QUARTUSII软件，逐步实现各模块功能，最终实现VGA接口的设计11月15日11月21日5完成课程设计报告提交给导师，认真准备接下来的答辩11月22日12月19日课程设计参考文献1胡迎刚,鲁顺昌EDA技术与SOPC基础M成都西南交通大学出版社，20137,P11132王亮,李正,宁婷婷等VGA汉字显示的FPGA设计与实现J北京北京教育出版社,2009,302,P2752813杨杰,穆伟斌基于FPGA的VGA控制器设计与实现J内蒙古内蒙古出版社,2008,246,P5052指导教师签字院长审核签字VGA显示接口设计内容摘要目前，数码产品逐渐进入了人们生活的没一个领域，而此类产品大多都带有显示屏，可见对显示屏的控制电路进行研究具有很大的市场需求。VGA作为一种标准的显示接口得到了广泛的应用，同时基于VGA技术的显示控制器也拥有广泛的使用领域。本文所设计的VGA控制器就是通过利用超大规模可编程逻辑器件FPGA和ALETERA公司开发的EDA设计软件QUARTUSII80，并采用自顶向下的VHDL设计方法，将该控制器分成用VHDL语言进行描述的五个子模块来实现。在QUARTUSII80软件平台，完成了对该控制器的设计输入、综合、仿真和下载。在实验开发板上，也警醒了硬件调试。调试结果表明，设计的VGA控制器能够正确地输出RGB颜色信号和时序控制信号，可以显示符合VGA工业标准的测试彩条信号，内置ROM信息，实时RAM，还能够分屏显示三路RGB图像信息，并在这几种模式之间灵活切换和痛断。他工作稳定，达到了设计要求。本设计利用了不同于以往传统的电子设计方法，具有修改灵活，搞高移植性，维护简单，可靠性好等优点。大大地缩短了设计周期，降低了生产成本。关键词FPGAVGA显示接口VGAINTERFACEOFDISPLAYOFDESIGNABSTRACTTHECURRENTLY,THEDIGITALPRODUCTSWHICHMOSTOFTHEMHAVEADISPLAYSCREENENTEREDINEVERYAREAOFPEOPLESLIVESGRADUALLY,SOWECANSEETHEGREATMARKETDEMANDOFTHESTUDYONTHECONTROLCIRCUITASASTANDARDDISPLAYINTERFACEHASBENNWIDELYUSED,THEVGADISPLAYCONTROLLERBASEDONTHISVGANORMALSOHASABROADFIELDOFUSEATSAMETIMEINTHISPAPER,DESIGNEDTHROUGHTHEUSEOFULTRALARGESCALEPROGRAMMABLELOGICDEVICEFPGAANDALTERADEVELOPEDEDADESIGNSOFTWAREQUARTUSIIOFVERSION80,ANDTHEVHDLTOPDOWNDESIGNMETHODOLOGY,THEVGACONTROLLERWASDIVIDEDINTOFIVESUBMODULESWHICHDESCRIBEDWITHVHDLLANGUAGEITHASFINISHEDTHEDESIGNOFTHECONTROLLERINPUT,INTEGRATED,SIMULATION,ANDDOWNLOADONQUARTUSII80SOFTWAREPLATFORM,ANDITHASCARRIEDOUTHARDWAREDEBUGGINGONTHEEXPERIMENTALDEVELOPMENTBOARDTHERESULTSFROMDEBUGGINGSHOWEDTHATTHEDESIGNOFTHEVGACONTROLLERCANOUTPUTTHECOLORSIGNALSOFRGBANDTHECONTROLSIGNALSCORRECTLYITCANSHOWTHEIMAGESTHATCOMPLIANCEWITHINDUSTRYSTANDARDOFVGA,SUCHASTHECOLORBARTESTSIGNAL,ABUILTROMIMAGE,ANDAREALTIMERAMIMAGE,BUTALSOTOSHOWTHETHREEWAYRGBIMAGEINFORMATIONONONESCREENSEPARATELY,ANDITCANMAKEACHOICEBETWEENTHESETYPESOFMODELSANDCONTROLTHEOUTPUTCONNECTOFDISCONNECTORITWORKSTABLEANDACHIEVETHEDESIGNREQUIREMENTSWITHTHEADVANTAGEOFEASILYCHANGE,HIGHPORTABILITY,EASYMAINTENANCE,GOODRELIABILITY,THISDESIGNISDIFFERENTFROMTHETRADITIONALMETHODOFELECTRONICDESIGNITGREATLYSHORTTHEDESIGNCYCLEANDREDUCETHEPRODUCTIONCOSTSKEYWORDSFPGAVGAINTERFACEOFDISPLAY目录前言11VGA接口概述111VGA接口112VGA显示213VGA信号时序314VGA图形编码42EDA概述521EDA技术及其发展522EDA技术开发流程623QUARTUSII软件简介624硬件描述语言VHDL725现场可编程逻辑门阵列FPGA73设计方案831总体设计框架图832主模块设计9321分频模块9322VGA彩条信号产生模块94设计实现1041新建工程项目1042选择芯片1043使用硬件描述语言编程1144锁定引脚1145下载115仿真结果1251仿真波形1252下载调试126总结13附录14参考文献17VGA显示接口设计前言VGAVIDEOGRAPHICSARRAY是IBM在1987年随PS2机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。目前VGA技术的应用还主要基于VGA显示卡的计算机、笔记本等设备，而在一些既要求显示彩色高分辨率图像又没有必要使用计算机的设备上，VGA技术的应用却很少见到。利用现场可编程逻辑器件产生VGA时序信号和彩条图像信号，并将其作为信号源，应用于电视机或计算机等彩色显示器的电路开发，方便彩色显示器驱动控制电路的调试。计算机显示器的显示有许多标准，常见的有VGA，SVGA等。在这里尝试用FPGA实现VGA图像显示控制器，这一过程通过编程实现，之后通过软件的测试和仿真，当软件验证无误后完成硬件的下载验证，最终在CRT显示器上实现输出，基本原理就是利用FPGA的可编程原理和VGA的时序控制原理，这在产品开发设计中有许多实际应用。本课程设计对VGA显示的实现方法进行了研究。基于这种设计方法的嵌入式VGA显示系统，可以在不使用VGA显示卡和计算机的情况下，实现VGA图像的显示和控制。系统具有成本低、结构简单、应用灵活的优点，可广泛应用于超市、车站、飞机场等公共场所的广告宣传和提示信息显示，也可应用于工厂车间生产过程中的操作信息显示，还能以多媒体形式应用于日常生活。1VGA接口概述11VGA接口VGA（VIDEOGRAPHICSARRAY）作为一种标准的显示接口已经得到非常广泛的应用。VGA在任何时刻都必须工作在某一显示模式下，其显示模式分为字符显示模式和图形显示模式，而在应用中讨论的是图形显示模式。VGA显示卡端的接口为15针母插座，接口如图11所示。该端口通过标准的监视电缆直接连接到PC监视器或平板LCD上。图11VGA接口12VGA显示计算机显示器的显示有许多标准，常见的有VGA、SVGA等。本系统采用FPGA来实现图像显示控制器，这在产品开发设计中有许多实际应用。常见的彩色显示器一般由阴极射线管（CRT）构成，彩色由GRB（GREENREDBLUE）基色组成。显示采用逐行扫描的方式解决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生GRB基色，合成一个彩色像素。扫描从屏幕的左上方开始，从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对电子束进行消隐，每行结束时，用行同步信号进行行同步。扫描完所有行,用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。VGA显示图如图12所示。在本设计中，FPGA通过串联电阻直接驱动5个VGA信号。每个颜色信号串一个电阻，每位的颜色信号分别是VGA_RED，VGA_GREEN，VGA_BLUE。每个电阻与终端的75欧电缆电阻相结合，确保颜色信号保持在VGA规定的0V07V之间。VGA_HSYNC和VGA_VSYNC信号使用LVTTL或LVCMOS3I/O标驱动电平。通过VGA_RED，VGA_GREEN，VGA_BLUE置高或低来产生8种颜色。实际应用中，VGA_RED，VGA_GREEN和VGA_BLUE可以接到DAC的输出，每个DAC用8BIT或更多的比特控制，3条色彩控制线根据DAC输出的电压大小配合实现更多种颜色的显示。VGA显示的原理是利用水平扫描信号和竖直信号实现二维平面的像素扫描显示，以640480像素的扫描显示为例，当水平扫描信号VGA_HSYNC信号为高时，VGA显示器从左向右依次扫描当前行的640个像素点。每扫描完一行，VGA_HSYNC信号电平拉低，水平扫描位置回到最左端。图12VGA显示基本图13VGA信号时序普通的VGA显示器，其引出线共含5个信号G,R,B三基色信号；HS行同步信号；VS场同步信号。对于5个信号的时序驱动，以及VGA显示器，要严格遵循“VGA工业标准”，即64048060HZ模式。通常我们用的显示器都满足工业标准，因此设计VGA控制器是要参考显示器的技术规格。图13为VGA行扫描、场扫描的时序图。行扫描时序要求（单位像素，即输出1个像素PIXEL的时间间隔）TA（行同步头）96TB40TC8TD（行图像）640TE8TF8TG（行周期）800场扫描时序要求（单位行，即输出1行LINE的时间间隔）TA（场同步头）2TB25TC8TD（场图像）480TE8TF2TG（场周期）525图13VGA行扫描、场扫描时序图VGA行扫描、列扫描的时序时间如表11、12所示。表11行扫描时序时间（单位像素，即输出一个像素PIXEL的时间间隔）行同步头行图像行周期对应位置TFTATBTCTDTETG时间PIXELS8964086408800表12场扫描时序时间（单位行，即输出一行LINE的时间间隔）场同步头场图像场周期对应位置TFTATBTCTDTETG时间PIXELS222584808525其中，VGA工业标准所要求的频率时钟频率（CLOCKFREQUENCY）25175MHZ（像素输出的频率）；行频（LINEFREQUENCY）31469HZ；场频（FIELDFREQUENCY）5994HZ（每秒图像刷新频率）。14VGA图形编码VGA图形编码如表13所示，这里例举了3种图形行彩条、竖彩条、横盘格。而每种图形都用到了光的三原色绿、红、蓝，它们的编码如表14所示。表13VGA图形编码表14VGA颜色编码颜色黑蓝红品绿青黄白G00001111R00110011B010101011行彩条1白黄青绿品红蓝黑2黑蓝红品绿青黄白2竖彩条1白黄青绿品红蓝黑2黑蓝红品绿青黄白3棋盘格1棋盘格显示模式12棋盘格显示模式2在设计完彩条信号发生器的基础上很容易完成汉字/图像的设计。由于本设计是对视频数据进行处理，用普通的设计方法（不使用专用芯片），在单芯片上实现是不可思议的，而在此用FPGA设计，轻松地达到了面积和速度上的要求。2EDA概述EDA即电子设计自动化，是ELECTRONICDESIGNAUTOMATION的英文缩写。EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。具体讲就是以大规模可编程逻辑器件为设计载体以硬件描述语言HDLHARDWAREDESCRIPTIONLANGUAGE为系统逻辑描述的主要表达方式以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合、优化、逻辑布局布线、逻辑仿真直至完成对于特定目标芯片适配编译、逻辑映射、编程下载等工作最终形成集成电子系统或专用集成芯片。21EDA技术及其发展EDA（ELECTRONICDESIGNAUTOMATION）技术是现代电子设计技术的核心。它以EDA软件工具为开发环境，采用硬件描述语言（HARDWAREDESCRIPTIONLANGUAGE,HDL），采用可编程器件为实验载体，实现源代码编程、自动逻辑编译、逻辑简化、逻辑分割、逻辑综合、布局布线、逻辑优化和仿真等功能，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化的设计技术。EDA技术在进入21世纪后，得到了更大的发展，突出表现在以下几个方面使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出；电子技术全方位纳入EDA领域；EDA使得电子领域各学科的界限更加模糊，更加互为包容；更大规模的FPGA和CPLD器件的不断推出；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SOC高效低成本设计技术的成熟。22EDA技术开发流程设计输入硬件描述语言文本输入这种方式与传统的计算机软件语言编辑输入基本一致，就是将使用了某种硬件描述语言（HDL）的电路设计文本，如VHDL或VERILOG的源程序，进行编辑输入。仿真让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计排除错误。分为功能仿真和时序仿真两种不同级别的仿真测试综合综合器不是机械的一对一翻译根据设计库、工艺库以及预先设置的各类约束条件选择最优的方式完成电路结构的形成。是选择一种能充分满足各项约束条件且最低成本的实现方案。适配适配器也称结构综合器，功能是将综合产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、JAM格式的文件。下载和硬件测试把适配器生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD进行下载，以便进行硬件调试和验证。23QUARTUSII软件简介QUARTUSII是ALERA公司推出的一款功能强大，兼容性最好的EDA工具软件。该软件界面友好、使用便捷、功能强大，是一个完全集成化的可编程逻辑设计环境，具有开放性、与结构无关、多平台完全集成化丰富的设计库、模块化工具、支持多种硬件描述语言及有多种高级编程语言接口等特点。QUARTUSII是ALTERA公司推出的CPLD/FPGA开发工具，QUARTUSII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括可利用原理图、结构框图、VERILOGHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；芯片平面布局连线编辑；功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；可使用SIGNALTAPII逻辑分析工具进行嵌入式的逻辑分析；支持软件源文件的添加和创建，并将它们链接起来生成编程文件；使用组合编译方式可一次完成整体设计流程；自动定位编译错误；高效的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和VERILOG网表文件；能生成第三方EDA软件使用的VHDL网表文件和VERILOG网表文件。24硬件描述语言VHDL超高速集成电路硬件描述语言（VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE，VHDL）于1983年有美国国防部（DOD）发起创建，由IEEE进一步发展并在1987年作为“IEEE标准1076”发布。从此，VHDL成为硬件描述语言的业界标准之一。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL的主要优点如下覆盖面广，有强大的系统硬件描述能力；可读性好、易于修改；独立于器件的设计，与工艺无关；易于移植和设计资源共享。25现场可编程逻辑门阵列FPGAFPGA（现场可编程门阵列）与CPLD（复杂可编程逻辑器件）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件的基础之上发展起来的。但FPGA/CPLD的规模较大，非常适合于对时序、组合等逻辑电路应用场合，它可以替代几十甚至上百块通用IC芯片。高速和高可靠是FPGA最明显的特点，当今的该类可编程器件，其最高工作频率可达百兆级，其时钟延迟可达纳秒级,结合其并行工作方式，在超高速应用领域和实时测控方面有非常广阔的应用前景。FPGA的设计是基于查找表来实现的。查找表就是实现将输入信号的各种组合功能以一定的次序写入RAM中，然后在输入信号的作用下，输出特定的函数运算结果。其结构图如图21所示。图21查表结构图一个N输入查找表LUT，LOOKUPTABLE可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表（LUT）实现（如图22所示）。图22FPGA查找表单元内部结构3设计方案设计VGA图像显示控制需要注意两个问题一个是时序的驱动，这是完成设计的关键，时序稍有偏差，显示必然不正常，甚至会损坏彩色显示器；另一个是VGA信号的电平驱动。查找表黑盒子输入1输入2输入3输入4输出31总体设计框架图本设计以FPGA芯片作为中央控制器控制整个系统的处理,根据自顶向下的设计流程,按照层次化、结构化的设计方法可以将该系统划分为以下几个模块顶层模块、分频模块、VGA控制模块。其总体设计框架图如图31所示。图31总体设计框架图系统工作原理为系统加电FPGA芯片读入配置信息,配置完成后,FPGA进入工作状态,将要显示的信息初始化到单口RAM中,由系统时钟产生时序,程序根据时序信息控制VGA接口输出行、场同步及颜色信息到显示器上。32主模块设计系统主要有分频模块以及VGA彩条信号产生模块构成。下面分模块介绍设计方法。321分频模块VGA工业标准所要求的频率为25175HZ，而FPGA芯片输出的频率为50MHZ,因而必须对FPGA输出频率进行分频，采用二分频即可，利用锁相环的分频功能得到。322VGA彩条信号产生模块VGA时序信号产生包括行点计数器X_CNT计数个数用NX表示、场点计数器Y_CNT计数个数用NY表示、行同步信号HSYNC、场同步信号VSYNC、有效显示区VISIBLEAREA等。其中行点计数器是800进制计数器,场点计数器是525进制计数器。根据VGA时序的工业标准行、场同步信号有4种状态同步脉冲信号SYNC,显示后沿信号BACKPORCH,可视显示区VISIBLEAREA,显示前沿FRONTPORCH。这4种状态具有很清晰的时序规律,可以用有限状态机来实现这4种状态的转换,用H_STATE来表示行同步状态机的4种状态H_SYNC,H_BACK,H_VISIBLE,H_FRONTV_STATE来表示场同步状态机的4种状态V_SYNC,V_BACK,二分频VGA时序控制RAM读取控制顶层控制模块显示设备CLK50MHZV_VISIBLE,V_FRONT。行、场计数器的值决定了状态机在何时进行状态翻转。竖彩条发生模块根据行点数器HCNT的计数值来产生彩条,它对行点数计数器的数值进行判断,每80条竖线生成一种竖彩条,共8种竖彩条红、绿、黄、蓝、粉、青、灰和黑。4设计实现41新建工程项目在E盘建立项目工程文件夹VGA，如EVGA，打开QUARTUS软件，执行【FILE】【NEWPROJECTWIZARD】选项，按如图41所示设置。图41新建工程项目42选择芯片该系统设计中，FPGA芯片用的是ALTERA公司的EP1C12Q240C8，它由若干个逻辑单元和中央布线池加I/O端口构成。如图42所示。图42选择芯片43使用硬件描述语言编程采用VHDL语言设计文件，首先定义两个计数器HCNT和VCANT，按照实验原理中的HS和VS的实现方法，产生得到HS和VS两个时序序号。其次根据HCNT和VCNT计数值的范围来确定显示区域，并同时送入显示颜色即可（程序代码见附录1）。然后，编译工程，修改语法错误。44锁定引脚按照表41所示锁定管脚，再编译工程。表41管脚锁定表端口名FPGA管脚号端口名FPGA管脚号CLKPIN_153VGA_RPIN_128VGA_VSPIN_136VGA_GPIN_127VGA_HSPIN_137VGA_BPIN_12645下载首先将开发板上的VGA接口用VGA线和CRT显示器连接好，然后再通过USB_BLASTER下载程序，就可看到彩条显示。5仿真结果51仿真波形图51仿真波形图52下载调试通过USB_BLASTER下载程序，可以看到彩条显示如下图52竖彩条图53横彩条图54棋盘格6总结利用可编程逻辑器件可以很方便地实现数字系统设计，基于FPGA器件的VGA控制器可以实现显示器的实时显示。该系统性能高低取决于系统设计方案，硬件描述语言设计以及开发工具的性能。随着VGA接口的广泛使用，这种结合FPGA的系统设计方法已经展现优势。从整个设计流程来看，系统的灵活性强，可靠性高，设计周期大大缩减，成本降低，且系统的可扩展性强。未来，VGA接口的图像与视频监控系统应用将会很有市场。经过本次课程设计，学到了很多VHDL的知识，比纯粹的理论教学课堂上学到的知识更多，更加深刻。实践教学方式对于我们工程运用专业是一个非常适合的教学方式，不仅锻炼了个人的动手能力，而且调动了学习的积极性，改变了我们的学习状态，是一种非常值得重视和推广的教学方式。附录附录1使用VHDL硬件语言的完整代码LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYVGA_CAITIAOISPORTCLKINSTD_LOGICKEY0INSTD_LOGIC_VECTOR1DOUNTO0VGA_ROUTSTD_LOGICVGA_GOUTSTD_LOGICVGA_BOUTSTD_LOGICVGA_HSOUTSTD_LOGICVGA_VSOUTSTD_LOGICENDVGA_CAITIAOARCHITECTUREONEOFVGA_CAITIAOISSIGNALHCNTINTEGERRANG0TO799SIGNALVCNTINTEGERRANG0TO524SIGNALCLK25MSTD_LOGICSIGNALHSSTD_LOGICSIGNALVSSTD_LOGICSIGNALGRBX,GRBY,GRBSTD_LOGIC_VECTOR3DOUNTO1BEGINPROCESSCLKBEGINIFCLK25MEVENTANDCLK25M1THENIFHCNT799THENHCNT0ELSEHCNTHCNT1ENDIFENDIFENDPROCESSPROCESSHSBEGINIFHSEVENTANDHS1THENIFVCNT524THENVCNT0ELSEVCNTVCNT1ENDIFENDIFENDPROCESSPROCESSHCNTBEGINIFVCNT95THENHS0ELSEHS1ENDIFENDPROCESSPROCESSVCNTBEGINIFVCNT2THENVS0ELSEVS1ENDIFENDPROC