实验1-课件1-ispLEVER软件的使用PPT课件.pptx

ispLEVER软件的使用 2020 3 26 1 以一位全加器的设计为例 一 原理图输入二 原理图编译和设计适配三 设计下载四 验证实验结果附1 分调模式1032E系统输入引脚索引附2 分调模式1032E系统输出引脚索引附3 建立元件符号 Symbol 2020 3 26 2 一 原理图输入 1 创建新的设计项目2 项目命名3 选择器件4 添加源文件5 原理图输入6 添加I O标记7 定义器件属性8 保存设计 2020 3 26 3 1 创建新的设计项目 桌面上双击ispLEVER图标 启动软件 选择菜单File 选择NewProject 2020 3 26 4 1 创建新的设计项目 选择D盘 机房电脑各盘都有保护 下课前最好将设计的文件拷贝到个人优盘上 以备后用 创建新文件夹 命名为Test 2020 3 26 5 1 创建新的设计项目 进入文件夹 Project命名为add1 保存类型为Syn Projecttype选择第一项Schematic ABEL ispLEVER软件支持Schematic ABEL Schematic VHDL Schematic Verilog等的混合设计输入 此例中仅有原理图输入 任选一种 保存即可 2020 3 26 6 1 创建新的设计项目 可看到默认项目名 Untitled可看到默认器件型号 ispLSI5256VE 165LF256 2020 3 26 7 2 项目命名 用鼠标双击Untitled 在Title文本框中输入 TestProject 并选OK 此操作可选 2020 3 26 8 3 选择器件 双击ispLSI5256VE 165LF256 你会看到DeviceSelector对话框 如右图 方法1 在SelectDevice窗口 Family中选择ispLSI1KDevice Device中选择ispLSI1032E Speedgrade中选择70 Package中选择84PLCC Operating中选择Industrial 方法2 按动器件目录中 Part 的滚动条 直到找到并选中器件1032E 70LJ84I 按OK按钮 选择这个器件 2020 3 26 9 3 选择器件 在软件弹出的如右图显示的ispLEVERProjectNavigator窗口中 因为选择的器件ispLSI1032E 70LJ84I不是系统推荐的器件M4A5 128 64 12VI 问是否采用推荐的器件 按否 N 按钮 2020 3 26 10 3 选择器件 在软件弹出的如下左图显示的ConfirmChange窗口中 按Yes按钮 因改选器件型号后 先前的约束条件可能对新器件无效 因此在软件接着弹出的如下右图显示的ispLEVERProjectNavigator窗口中 按Yes按钮 以用来去除原有的约束条件 2020 3 26 11 3 选择器件 警告信息 原有的约束条件存为文件D Test add1 lct bak 按确定 2020 3 26 12 4 添加源文件 一个设计项目由一个或多个源文件组成 这些源文件可以是原理图文件 sch ABELHDL文件 abl VHDL设计文件 vhd VerilogHDL设计文件 v 测试向量文件 abv 或者是文字文件 doc wri txt 在以下操作步骤中 接下来你要在设计项目中添加一张空白的原理图纸 2020 3 26 13 4 添加源文件 从菜单上选择Source项 选择New 在对话框中 选择Schematic 原理图 并按OK 2020 3 26 14 4 添加源文件 输入文件名add1 确认后按OK 2020 3 26 15 5 原理图输入 进入原理图编辑器SchematicEditor 完成原理图输入 在View菜单中选中 对号 DrawingToolbar 在逻辑图编辑器中会出现绘图工具栏 2020 3 26 16 5 原理图输入 选择放大镜 快捷按钮ZOOMIN 将绘图区视野放大 2次为佳 从菜单栏选择AddSymbol 单击绘图工具栏第1行第1个图标 出现SymbolLibraries对话框 再在Library中选择gate lib库 或gates lib库 有两个门电路库 你会看到如右图所示的对话框 2020 3 26 17 5 原理图输入 在Symbol中选择XOR2元件符号 异或门 或在Gates lib库中选择G XOR元件符号 将鼠标移回到原理图纸上 注意此刻XOR门粘连在你的光标上 并随之移动 单击鼠标左键 将符号放置在合适位置 再在第1个XOR门右侧放置第2个XOR门 2020 3 26 18 5 原理图输入 将鼠标移回到gate lib元件库的对话框 再在Symbol中选择AND2元件 2输入与门 或在gates lib库中选择G 2AND元件 并在第1个XOR门下面放置2个AND门 2020 3 26 19 5 原理图输入 返回gate lib库中 最后在Symbol中选择OR2元件 2输入或门 或在gates lib库中选择G 2OR元件 并放置在两个AND门的右边 如右图所示摆放好器件 2020 3 26 20 5 原理图输入 现在选择AddWire项 绘图工具栏第1行第2个图标 单击上面一个异或门的输出引脚 并开始画引线 随后每次单击鼠标 便可弯折引线 双击便终止连线 将引线连到后面异或门的一个输入脚 重复上述步骤 连接完成如右图所示 2020 3 26 21 5 原理图输入 器件端口为黑色方框 而AddWire导线端口为红色 相应器件最初的输入端和最终的输出端都要连接导线 端口为红色 默认 如右图所示 2020 3 26 22 6 添加I O标记 I O标记表示进入或者离开这张原理图的信号 即输入 输出或者双向信号 安放I O标记之前 连线名 信号名 必须在连线的一个端点上 不能在连线的上边或下边 输入连线名后 点击线头 一个小方框 则将连线名放在线端 有一同时添加连线和连线名的简单方法 输入连线名后 将光标移到一个元件引脚或连线的某一点上 按住鼠标左键并拖到合适位置再松开 这样就产生了一根新连线 连线名就在新连线的端点上 2020 3 26 23 6 添加I O标记 启动AddI Omarker命令 绘图工具栏第2行第3个图标 选择合适的I O属性 输入 输出或双向 属性None为取消I O标记 单击连线线头 则安放相应的I O标记 连线名出现在I O标记内部 表示是一个进出该模块的信号 对于一个可编程器件整体而言 进出此器件的信号连接到I O标记时 需要经过I O缓存器 I OPAD ispLever元件库中提供5种I O缓存器 它们是输入缓存器 输出缓存器 双向缓存器 时钟缓存器和三态缓存器 连线名 GND 表示连线接地 不过应避免使用VCC信号名 必要时用GND加上反向器来代替 2020 3 26 24 6 添加I O标记 添加I O缓存a 选择AddSymbol 绘图工具栏第1行第1个图标 启动放置元件命令 b 选择IOPADS lib库中的G OUTPUT 放置2个输出缓存在原理图上 2020 3 26 25 6 添加I O标记 c 选择IOPADS LIB库中的G INPUT 放置3个输入缓存在原理图上 若有连续的时钟信号作为输入 选择IOPADS LIB库中的G CLKBUF作为时钟缓冲器 2020 3 26 26 6 添加I O标记 d 选择AddWire项 绘图工具栏第1行第2个图标 将I O缓存和有关元件之间的连线连好 2020 3 26 27 6 添加I O标记 添加连线名 信号名 a 选择AddNetName 绘图工具栏第2行第2个图标 此时屏幕下方状态栏给出提示信息 EnterNetName 提示输入连线名 输入 a 然后按Enter 回车 键 连线名则附着在光标上 将光标移动到最上面输入缓存IOPAD的末端 黑色小方框 按住鼠标左键 并向左拖动一小段距离后释放鼠标 则连线名a出现在其左侧 2020 3 26 28 6 添加I O标记 添加连线名 信号名 b 用同样的方法 放置连线名 b c s co 如右图所示 2020 3 26 29 6 添加I O标记 添加I O标记a 选择AddI OMarker 绘图工具栏第2行第3个图标 此时屏幕上出现一个对话框 选择Input项 将光标移到第1个输入缓存IOPAD的末端 位于连线和连线名a之间 单击鼠标左键 这时则出现一个I O输入标记 I O标记中有一个连线名a 用此方法再给连线名b c加上I O输入标记 2020 3 26 30 6 添加I O标记 b 选择I OMarker对话框中的Output项 给连线名s co加上I O输出标记 如右图所示 2020 3 26 31 7 定义器件属性 你可以为任何一个元件符号或连线定义属性 在这个例子中 你可以为输出端口符号添加引脚锁定LOCK的属性 请注意 在ispLEVER中 引脚的属性实际上是加到I OPad符号上 而不是加到I OMarker上 同时也请注意 只有当你需要为一个引脚增加属性时 才需要I OPad符号 否则 你只需要一个I OMarker 2020 3 26 32 7 定义器件属性 在菜单条上选择EditSymbolAttribute项 绘图工具栏第3行第2个图标 这时会出现一个SymbolAttributeEditor对话框 单击需要定义属性的a输入端的输入缓存I OPad 对话框里会出现一系列可供选择的属性 2020 3 26 33 7 定义器件属性 选择PinNumber 在键盘上输入33 将文本框中 替换成 33 33 为器件引脚号 这样 该I OPad信号就被锁定到器件第33引脚 用鼠标选择b输入端I OPad 输入32 用鼠标选择c输入端I OPad 输入31 用鼠标选择s输出端I OPad 输入3 用鼠标选择co输出端I OPad 输入4 关闭对话框 管脚锁定完成 如右图所示 2020 3 26 34 7 定义器件属性 注意 在整个定义属性锁定管脚号的过程中不要敲回车 用鼠标选择IOPAD 从键盘上输入管脚号即可 2020 3 26 35 8 保存设计 从菜单条上选择File 并选Save命令 再选Exit命令 2020 3 26 36 二 原理图编译和设计适配 1 原理图编译2 设计适配3 保存项目 2020 3 26 37 二 原理图编译和设计适配 现在你已为你的设计项目建立起所需的源文件 下一步是执行每一个源文件所对应的处理过程 选择不同的源文件 你可以从项目管理器窗口中观察到该源文件所对应的可执行过程 在这一步 请你分别编译原理图和设计适配 2020 3 26 38 1 原理图编译 先在项目管理器 ispLEVERProjectNavigator 左边的项目源文件 SourcesinProject 清单中单击add1 add1 sch 项 再在项目管理器右侧窗口 ProcessforCurrentSource 中双击原理图编译 CompileSchematic 处理过程 2020 3 26 39 1 原理图编译 编译结束后 CompileSchematic过程的左边会出现一个绿色对号 说明设计完全正确 若出现黄色叹号 表明有警告Warning信息 一般情况下不会有问题 但不妨看一下编译报告Automake log 看是什么原因引起的警告 若出现红色叉号 说明设计中存在严重的错误 必须依照报告Automake log仔细分析 找出错误并予以排除 然后重新编译 2020 3 26 40 2 设计适配 先在项目管理器 ispLEVERProjectNavigator 左边的项目源文件 SourcesinProject 清单中单击ISPLSI032E 70LJ84I项 再在项目管理器右侧窗口 ProcessforCurrentSource 中双击设计适配 FitDesign 处理过程 2020 3 26 41 2 设计适配 弹出ImportSourceConstraints窗口 因为需要从源文件导入约束条件 这会覆盖当前的约束条件 问是否覆盖 选择YES 2020 3 26 42 2 设计适配 弹出ispLEVERProcess窗口 提示设计适配过程成功 但有警告产生 编译报告将会在输出面板或ispLEVER查看器中显示 单击确定 2020 3 26 43 2 设计适配 适配结束后 FitDesign过程的左边会出现一个绿色对号 或者一个黄色叹号 表明有警告信息 以表明编译成功 并在项目所在文件夹下生成一个新文件 文件名就是项目名 扩展名为JED 3 保存项目菜单File中选择Save 或者直接点击菜单栏下面的快捷按钮SavethecurrentProject 小磁盘 2020 3 26 44 3 保存项目 在项目管理器 ispLEVERProjectNavigator 菜单File中选择Save 或者直接点击菜单栏下面的快捷按钮SavethecurrentProject 小磁盘 2020 3 26 45 三 设计下载 Lattice器件的在系统编程是借助ispVMSystem软件来实现的 它可以是一个独立的器件编程软件 ispVMSystemTM是一个综合的将设计下载到器件的软件包 该软件提供一种有效的器件编程方式 即采用由莱迪思半导体公司或其他公司的设计软件所生成的JEDEC文件来对ISP器件编程 这一完整的器件编程工具允许用户快速简便地通过ispSTREAMTM将设计烧写到器件上 它还拥有简化ispATETM ispTESTTM及ispSVFTM编程的功能 在此仅介绍最常用的基于PC机Windows环境的ispVMSystem 其使用方法如下 2020 3 26 46 三 设计下载 在启动ispVMSystem前 先将Lattice下载电缆连接在PC机的并行口和待下载的印刷电路板上 并打开印刷电路板的电源 双击桌面ispVMSystem图标 启动软件 如右图所示 2020 3 26 47 三 设计下载 在LSCispVM System窗口中 按ispTools ScanChain菜单 ispVMSystem软件会自动检测JTAG下载回路 找到回路中所有的器件型号 在本例中 印刷电路板上的JTAG下载回路中仅有一片ispLATICE1032E器件 因此 ScanChain后的窗口如右图所示 2020 3 26 48 三 设计下载 在LSCispVM System窗口中 双击NewScanConfigurationSetup子窗口中的1032E栏 弹出DeviceInformation对话框 在该对话框中的DataFile栏里 选择需要下载的JED文件D TEST ADD1 jed 在该对话框中的Operation栏里 选择所需的编程操作 这里选Erase Program Verify 对器件进行擦除 编程 校验 完成这些操作后 DeviceInformation对话框如右图所示 按OK钮 关闭该对话框 2020 3 26 49 三 设计下载 在LSCispVM System窗口中 按Project Download菜单 绿色GO图标 启动下载操作 数秒钟后 下载完成 这时NewScanConfigurationSetup子窗口中的Status栏显示PASS 并有一个绿色的圆点 参见右图 2020 3 26 50 四 验证实验结果 在组成原理实验箱上验证结果 看其是否与设计相符 将K15 K14 K13分别推上 拨下输入为0 推上输入为1 观察L8 L9灯的状态 亮 灭 来判断设计是否成功 2020 3 26 51 附1 分调模式1032E系统输入引脚索引 2020 3 26 52 附2