32位微机原理与接口技术实验系统-CPLD电路设计与制作答辩稿PPT

“32位微机原理与接口技术 ” 实验系统 CPLD电路设计与制作 课题简介 课题力图 开发一套操作简便、功能齐全、结构简单、且界面友好的 “ 32位微机原理与接口技术 ”实验系统，为教学实验提供配套的实验设备。课题主要 是对原有实验系统的改进， 着眼于结构优化与功能的进一步完善。 本文要解决的任务 本文首先对 CPLD进行研究与分析，在此基础上将原有电路中的小规模器件集成到 CPLD中，达到了简化电路，减小成本的目的。经过研制开发，已经成功应用于 ISA总线的接口电路中。其中涉及到 芯片的解密和逻辑电路的设计。下面将对所作的任务分步骤讲述。 论文内容 芯片 型号识别 加密芯片引脚使用情况分析 VHDL语言编程实现电路逻辑 使用 MAX+PLUS II软件进行引脚分配与编译 下载 调试 芯片型号识别 由于加密的芯片型号被打磨掉了，所以解密的第一步是分析加密芯片的型号，采用的方法是：首先确定芯片的引脚数；接着搜集有这类引脚数的芯片，并进一步分析它的电源和接地引脚的数目，电源和接地引脚的分析是通过芯片在电路中的连接情况得到，这需要一定的工作量。经过这两个步骤就可以基本确定芯片的型号，找到两种芯片满足上述特征 Altera EPM7064和ATMEL ATF1504AS，由于这两种芯片是完全可替换的，出于成本考虑我们选择了 ATMEL ATF1504AS。 加密芯片引脚使用情况分析 1 该芯片 具有 4个逻辑块（ A,B,C,D）和 44个引脚，其中 36个是 I/O引脚 ， 4个 VCC， 4个 GND。借助于 I/O引脚可以实现对 CPLD的编程。因为要对芯片解密，所以首先要了解原芯片引脚的使用情况，即哪些引脚用作了输入，哪些用作了输出。本文是从三个途径来判断的： 加密芯片引脚使用情况分析 2 途径一：读写控制信号的输入输出判定 如：字节读写信号，寄存器读写信号以及选择信号等等。 途径二：系统信号的输入输出判定 如：中断信号，重置信号，同步时钟信号，端口和存储器读写信号 途径三：供给其它器件信号的输入输出判定 如： 74LS374（地址锁存器）使用的 CLK ， OC， D1， D2等等 VHDL语言编程实现电路逻辑 本文使用了 VHDL（ Very High Speed Integrated Circuit Hardware Description Language）把电路用逻辑语言的形式描述出来，既准确，又高效。 使用 MAX+PLUS II软件进行引脚分配与编译 本文使用 Altera公司的 MAX PLUS II作为 VHDL的编译环境和并进行引脚的手工分配，并在编译之前选用 EPM7064， 由于 MAX PLUS II是Altera公司推出的软件，它生成 *.pof的输出文件，不能直接下载到 ATF1504芯片，因此需要将它转换为 *.jed文件，才能通过编程器下载到 ATF1504芯片中。 下载 调试 下载完成后，需要不