实验5 数字同步技术实验.doc

班级 通信1403 学号 201409732 姓名 裴振启 指导教师 邵军花 日期 实验5 数字同步技术实验一、实验目的1掌握数字基带信号的传输过程；2熟悉位定时产生与提取位同步信号的方法。二、实验仪器1复接/解复接、同步技术模块，位号I2时钟与基带数据发生模块，位号：G3PSK调制模块，位号A4PSK解调模块，位号C5噪声模块，位号B620M双踪示波器1台7频率计1台（选用）8信号连接线4根三、实验原理数字通信系统能否有效地工作，在相当大的程度上依赖于发端和收端正确地同步。同步的不良将会导致通信质量的下降，甚至完全不能工作。通常有三种同步方式：即载波同步、位同步和群同步。在本实验中主要分析位同步。实现位同步的方法有多种，但可分为两大类型：一类是外同步法；另一类是自同步法。所谓外同步法，就是在发端除了要发送有用的数字信息外，还要专门传送位同步信号，到了接收端得用窄带滤波器或锁相环进行滤波提取出该信号作为位同步之用。所谓自同步法，就是在发端不专门向收端发送位同步信号，而收端所需要的码元同步信号是设法从接收信号中或从解调后的数字基带信号中提取出来。这种方法大致可分为滤波法和锁相法。滤波法是利用窄带滤波器对含定时信息的归零二进制序列（通常占空比为50%）进行滤波，从中滤出所要的位同步分量，并整形、移相等处理，即可得到规则的位同步脉冲信号，但对于无定时信息的非归零二进制序列，则先要进行微分和整流等变换，使之含有定时信息后，才能用窄带滤波器实施滤波。锁相法是指利用锁相环来提取位同步信号的方法，本实验平台选用锁相法进行位同步提取的。锁相法的基本原理是，在接收端采用鉴相器比较接收码元和本地产生的位同步信号的相位，如两者相位不一致，则鉴相器输出误差信号去控制本地位同步信号的相位，直至本地的位同步信号的相位与接收信号的相位一致为止。数字锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号不是模拟信号，因而受控的输出相位的改变是离散的而不是连续的；常用的数字锁相环的原理方框图如图5-1所示。5通信工程实验教学中心 通信系统原理实验报告鉴相器m分频器脉冲形成或门扣门添门窄脉冲形成窄脉冲形成晶体振荡器超前脉冲滞后脉冲接收码元输入 图5-1 数字锁相法同步时钟提取原理框图框图说明：1设要提取的同步时钟频率为f，则要求晶体振荡器的振荡频率为mf赫兹，其中m为分频器的分频系数。2窄脉冲形成器的作用是将振荡波形变成窄脉冲。图中两个窄脉冲形成电路的输出信号要求刚好相差。3添门为常闭门，在没有滞后脉冲控制时，此门始终关闭，输出低电平；扣门为常开门，若无超前脉冲控制时，则来自晶体振荡器的脉冲信号顺利通过扣门。晶振信号（频率为mf赫兹）经过或门到达m分频器，输出频率为f赫兹的脉冲信号。该信号再经过脉冲形成电路，输出规则的位同步脉冲信号。4 比相器的功能是比较接收码元与m分频器输出信号（即本地时钟信号）之间的相位关系，若本地时钟信号超前于接收码元的相位，则比相器输出一个超前脉冲，加到扣门，扣除一个晶振脉冲，这样分频器的输出脉冲的相位滞后了1/m周期。若本地时钟信号的相位滞后于接收码元的相位，比相器输出一个滞后脉冲，加到添门，控制添门打开，加入一个晶振脉冲到或门。由于加到添门的晶振信号与加到扣门的晶振信号的相位相差，即这两路晶振信号脉冲在时间上是错开的，因此当从添门加入一个晶振脉冲到或门时，相当于在扣门输出的晶振信号中间插入了一个窄脉冲，也就使分频器输入端添加了一个脉冲，这样分频器输出相位就提前了1/m周期。整个数字锁相环路按上述方式，反复调整本地时钟相位，以实现位同步。从图5-2中，可清楚地理解添扣脉冲的原理。晶体振荡器窄脉冲形成窄脉冲形成添门扣门或门扣 添输出图5-2 添扣脉冲原理框图至于数字锁相环的种类，目前比较统一的做法是按数字鉴相器的实现方法来对数字锁相环进行分类，通常分为下面四类10：触发器型数字锁相环（FF-DPLL）、奈奎斯特型数字锁相环（NR、DPLL）、过零检测式数字锁相环（ZC-DPLL）、超前滞后型数字锁相环（LL、DPLL）。若从取样或者等效取样观点看，在第一、三、四类中输入信号相位是以受控的本地时钟相位为基准而确定的，本地时钟在受控过程中是变化的，因而属于非均匀取样的形式。而在第二类中则不同，鉴相器输入信号相位是以固定速率的时钟信号为基准来确定的，属于均匀取样的形式。位同步系统的性能通常是用相位误差、建立时间、保持时间等指标来衡量。具体内容这里不详细解释，请查看有关资料。本实验中运用CPLD芯片EPM240编程实现数字锁相环功能，待提取同步时钟的基带信号由39P01铆孔输入。其结构框图如下图5-3：39U01数字锁相环再生电路39P0139P0639P0739SW01设置图5-3 位同步时钟提取实验结构框图如图5-3所示，上述基带信号由39P01输入后，至位同步恢复与信码再生电路，进行位同步提取、信码再生功能。测量点有39P06、39P07，其中39P06是同步时钟提取输出铆孔，39P07是信码再生基带信号输出铆孔。四、各测量点和可调元件作用39SW01：功能设置开关。设置“0001”，为2K基带数据的同步时钟提取、再生功能。设置“0011”，为32K基带数据的同步时钟提取、再生功能 39P01：外加基带信号输入铆孔。 39P06：提取同步时钟输出铆孔。39P07：再生基带数据输出铆孔。五、实验内容及步骤1插入有关实验模块：在关闭系统电源的条件下，将“时钟与基带数据发生模块”、“ PSK调制模块” 、“噪声模块”、“PSK解调模块”、“复接/解复接、同步技术模块”，插到底板“G、A、B、C、I”号的位置插座上（具体位置可见底板右下角的“实验模块位置分布表”）。注意模块插头与底板插座的防呆口一致，模块位号与底板位号的一致。2BPSK信号连接线连接：用专用导线将4P01、37P01；37P02、3P01；3P02、38P01；38P02、39P01连接。注意：连接铆孔的箭头指向，将输出铆孔连接输入铆孔。3加电：打开系统电源开关，底板的电源指示灯正常显示。若电源指示灯显示不正常，请立即关闭电源，查找异常原因。4基带输入信号码型设置：拨码器4SW02设置为“00001 “，4P01产生32K的 15位m序列输出；根据数字基带信号速率，39SW01开关设置“0011”，此时提取时钟为32KHZ。5. 跳线开关设置：跳线开关37K01 1-2、3-4相连。6数字同步各测量点信号波形观察：按前面PSK实验，调整好电路状态，特别注意使37P01与38P02两点波形一致（可以反相），若不一致应调整38W01电位器，然后再观察39P01、39P06、39P07各测量点的波形，并同时测量39P06、39P07两点波形，看两者相位是否一致，以达到位同步。7关机拆线：实验结束，关闭电源，拆除信号连线，并按要求放置好实验模块。六、实验报告要求1试简述数字同步技术工作原理及工作过程。数字同步技术主要采用时钟同步模块和准同步方式，在时钟态和工作态之间进行转换，准同步方式又称时钟独立方式，网内的交换节点独立运行，互不控制，总之就是把信号进行时钟同步。数字同步通常有三种：即载波同步、位同步和群同步。实现位同步的方法有多种，但可分为两大类型：一类是外同步法；另一类是自同步法。外同步法，就是在发端除了要发送有用的数字信息外，还要专门传送位同步信号，到了接收端得用窄带滤波器或锁相环进行滤波提取出该信号作为位同步之用。自同步法，就是在发端不专门向收端发送位同步信号，而收端所需要的码元同步信号是设法从接收信号中或从解调后的数字基带信号中提取出来。这种方法大致可分为滤波法和锁相法。滤波法是利用窄带滤波器对含定时信息的归零二进制序列（通常占空比为50%）进行滤波，从中滤出所要的位同步分量，并整形、移相等处理，即可得到规则的位同步脉冲信号，但对于无定时信息的非归零二进制序列，则先要进行微分和整流等变换，使之含有定时信息后，才能用窄带滤波器实施滤波。锁相法是指利用锁相环来提取位同步信号的方法，本实验平台选用锁相法进行位同步提取的。锁相法：在接收端采用鉴相器比较接收码元和本地产生的位同步信号的相位，如两者相位不一致，则鉴相器输出误差信号去控制本地位同步信号的相位，直至本地的位同步信号的相位与接收信号的相位一致为止。数字锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号不是模拟信号，因而受控的输出相位的改变是离散的而不是连续的；位同步系统的性能通常是用相位误差、建立时间、保持时