（电路与系统专业论文）基于FPGA的Ethernet+over+E1接口芯片的设计与实现[电路与系统专业优秀论文].pdf

摘要 摘要 本论文的设计工作来源于西安深亚电子有限公司的设计产品，论述了以太网 接口芯片的系统设计与实现。 论文中系统地阐述了数字集成以太网接口芯片e o e i 的体系结构和工作原理， 在设计过程中，充分考虑了时钟同步问题，并结合了市场需要修定了设计指标和功 能要求，对e t h e m e t 及e l 知识加以简单的介绍，并对同步电路设计进行了重点研究， 然后介绍了芯片的具体功能及性能。文中对性能测试的方案进行了详细设计，并分 析测试结果，改进了测试方案，更好地验证芯片性能。整个设计利用v e r i l o g 语言 进行了描述，并用c a d e n c e 的n c v e r i l o g 对电路进行了仿真验证。目前，所设计的 以太网接口芯片e o e l 己通过f p g a 验证。 关键词：数字集成电路以太网e l a b s t r a e t a b s t r a c t t h ep a p e ri sd e r i v e df r o mt h ep r o j e c to fx i a l ls u p e r m i c r oe l e c t r o n i c sc o l t d ， w h i c hd i s c u s s e ds y s t e md e s i g na n dr e a l i z a t i o no fe t h e m e ti n t e r f a c ec h i p t h i sp a p e re x p o u n d e dt h ec o n f i g u r a t i o na n dw o r kp r i n c i p l eo fd i g i t a li n t e g r a t e d e t h e m e ti n t e r f a c ec h i pe o e is y s t e m a t i c a l l y d u r i n gt h ep r o c e s s ，w et o o ki n t oa c c o u n t s y n c h r o n o u sc l o c k a n da m e n d i n gt h ed e s i g ni n d e xa n df u n c t i o n a l r e q u i r e m e n t a c c o r d i n gt om a r k e td e m a n d t h et h e s i sm a d ed e t a i l e di n v e s t i g a t i o ni ns y n c h r o n o u s c i r c u i td e s i g n , g a v eb r i e fp r e s e n t a t i o nt oe t h e m e ta n de l ，a n dt h e ni n t r o d u c e dt h e f u n c t i o na n dp e r f o r m a n c eo ft h ec h i p t h ep a p e rd e s i g n e dt h ep e r f o r m a n c et e s t i n g s c h e m ei nd e t a i l ，a n a l y z e dt h et e s t i n gr e s u l t ，a sw e l l a s i m p r o v e ds c h e m ew h i c h v a l i d a t e dt h ep e r f o r m a n c eo ft h ec h i pb e t t e r t h ew h o l ed e s i g nw a sd e s c r i b e dw i t h v e r i l o gl a n g u a g e ，w h i c ha l s os i m u l a t e db yn c v e r i l o go fc a d e n c e n o w a d a y s ，t h e e t h e m e ti n t e r f a c ec h i pe o e ih a sb e e nv a l i d a t e db yf p g a k e y w o r d s ：d i g i t a li c e t h e r n e te 1 声明 创新性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包括其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 本人签名： 缁嗽- 日期： 关于论文使用授权的说明 ，口 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：学校有 权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部 分内容，可以允许采用影印、缩印或其它复制手段保存论文。 本人签名：当盘丝匕 导师签名： 日期：瑚f i 1o 同期：；丝：兰：望 第一章绪论 第一章绪论 本章简要地介绍了数字电路的发展，着重说明了数字集成电路在网络上的应 用研究及发展趋势，并对本论文的项目来源和研究方法做了概要地介绍。 1 1 引言 随着现代社会的发展，微电子技术、电子技术、计算机技术在相互渗透、相 互支撑和相互促进的紧密关系中，均得到了飞速发展。现代信息社会的支柱 计算机和通信，其主要硬件设备均是集成电路( i n t e g r a t e dc i r c u i t ，i c ) 。以集成 电路的发展为标志的微电子技术无所不在，已成为现代信息社会的基础。 自从1 9 5 9 年世界上第一块集成电路在美国的德州仪器公司和西屋电气公司诞 生以来，集成电路技术就以其惊人的速度发展。早期的集成电路是将数量不多的 二极管、晶体管等有源元件和电阻、电容等无源器件按一定的电路互连要求“集 成”在一块芯片上，制作在一个封装中。它在线路和系统的设计和研制过程中只 作为一个器件使用，在系统中起一个小的子电路作用。但随着集成电路规模的增 大，集成在一块芯片上的集成电路具有的功能越来越强。集成电路的发展经历了 小规模i c ( s s i ) 、中规模i c ( m s i ) 、大规模i c ( l s i ) 、超大规模i c ( v l s i ) 和特大规模i c ( u l s i ) 的不同阶段，其性能也迅速提高。 从不同的角度可以对集成电路进行不同的分类。( 1 ) 按照处理的信号类型， 可分为模拟集成电路、数字集成电路和数一模混合集成电路；( 2 ) 按照生产目的 的不同，可分为通用集成电路和专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e g r a t e d c i r c u i t ，a s i c ) ：( 3 ) 按照有源器件类型和工艺，可分为m o s 集成电路和双极 集成电路。 数字电路的应用范围十分广泛，而且还在不断地发展。它不仅应用于计算机 技术、雷达、电视、通信、遥控等方面，并且在核物理技术、航天技术、激光技 术、医药技术等各个领域的控制设备和数字测量中，也发挥着重要的作用。可以 预见，在国民经济许多部门中都将大量应用数字电路。特别是在互联网r 益膨胀 的今天，数字电路得到了空前的发展。 2 基丁f p g a 的e t h e r n e to v e re l 接口芯片的没计与实现 1 2e l 接口芯片国内外研究现状及发展趋势 近几年，随着集成电路工艺的迅速发展，集成电路的集成度与只俱增，在数 平方厘米左右的半导体芯片上可以制成l 亿个以上的晶体管元件，而且集成电路 产品的种类也同益增多，性能不断提高，价格不断降低，应用领域不断扩大，以 至走向社会生产和社会生活的各个方面，特别是在互联网迅猛发展的今天，集成 电路的发展，是科技上的又一个进步。 未来网络传输产品应该能够兼容大部分的传输功能，传输效率高，实时性好， 误码率低，这反映了传输器件发展的未来趋势。 随着微电子技术及其应用的迅速发展，人们迫切需要将数字电路集成度越来 越高，性能越来越完善，以提高系统的整体性能、降低信息处理系统的成本。目 前系统芯片( s y s t e mo i lac h i p ，s o c ) 集成，可以把功能复杂的若干个数字逻辑 电路放在一个芯片上，做成一个完整的单片数字系统，完成系统的功能。s o c 的出 现，使集成电路逐步向集成系统( i n t e g r a t e ds y s t e m ) 的方向发展。由于单片系 统级芯片设计在速度、功耗、成本上与多芯片系统相比占有较大的优越，因此发 展s o c 设计在未来的集成电路设计中将有举足轻重的地位。 1 3 论文主要工作和章节介绍 本论文的设计工作来源于西安深亚电子有限公司的设计产品，阐述了以太网 传输芯片的系统设计与实现。 论文主要是论述了数字集成的以太网接口芯片的电路设计与实现，并重点设 计了h d b 3 编解码电路、帧同步电路及c r c 校验电路。本论文用n c v e r i l o g 对电 路进行了仿真，解决在论文设计工作中的诸多问题。 本文详细地阐述了数字集成芯片e o e l 的工作原理及数据传输功能的实现原 理，在这些理论的基础上设计出了性能优良的集成电路芯片，此接口芯片可兼容、 取代国际上已有的一些同类芯片。文中所设计的集成芯片传输效率高、实时性好， 工作稳定，适合网络点对点数据传输的需求。本文主要在解决网络时钟和数据同 步的电路设计上下了番功夫，提出用h d b 3 编解码电路解决数据同步问题，用c r c 校验电路解决帧同步问题，从而解决了此芯片的难点问题。另外，在功能和性能 方面，最大限度地满足用户需要，实现芯片设计的最终成果。本论文所从事的设 计工作虽然难度较大，但具有十分重要的理论意义和实际价值。目前，所设计的 数字集成芯片e o e l 已通过f p g a 仿真验证。 第一章绪论 论文全文共分五章。第一章是绪论，简要地介绍了接口芯片产品的研究现状 和发展趋势，以及论文的主要工作。第二章介绍了e 1 帧结构和e t h e r n e t 帧体系， 并介绍了e o e l 的电路原理、总体设计方案及芯片的功能。第三章介绍了芯片同步 电路的设计过程，包括h d b 3 编解码电路及帧同步电路的设计，其中，c r c 校验是 电路设计的重点。第四章对芯片的接口功能进行了简要的介绍。第五章对芯片进 行了f p g a 的验证与仿真，其中简要介绍了f p g a 的设计流程及仿真平台a p a 3 0 0 的 情况，并对测试结果进行了分析论证。 第一二章e o e i 的璀奉原罡i ! 和总体设计方案 5 第二章e o e l 的基本原理和总体设计方案 本论文设计的是具有透明传输功能的集成接口芯片，在时钟提取和数据同步 上均比同类芯片有优势。此接口芯片是由以太网接口、e 1 接口、s p i 接口和s d r a m 几部分组成。 2 1 1e 1 帧结构 2 1 基本概念 1 、语音信号数字化 数字通信是以数字信号的形式来传递消息，而语音信号是幅度、时间取值均 连续的模拟信号，所以数字通信所要解决的首要问题是模拟信号的数字化，即模 数变换( a d 变换) 。模数变换的方法主要有脉冲编码调制( p c m ) 、差值脉冲 编码调制( d p c m ) 、自适应差值脉冲编码调制( a d p c m ) 、增量调制( d m ) 等。 语音信号的能量主要集中在3 0 0 3 4 0 0 h z 频率范围内。经过带通滤波后的话音 信号首先受到8 0 0 0 次s 的抽样，形成脉幅调制( p a m p l u sa m p l i t u d em o d u l m i o n ) 信号。根据奈奎斯特抽样定理，该p a m 信号完全代表了原模拟信号。进一步将 p a m 信号的每个抽样依其幅度编码成一个8 位二进制的码字，便可以得到p c m 信号。编码规则有a 律和u 律两种。前者在欧洲和我国普遍采用，后者主要在北 美和日本流行。 2 、e 1 介绍 一条e l 是2 0 4 8 m 的链路，用p c m 编码。 一个e l 的帧长为2 5 6 个b i t ，分为3 2 个时隙，一个时隙为8 个b i t 。 每秒有8 k 个e 1 的帧通过接口，即8 k 木2 j 6 = 2 0 4 8 k b p s 。 每个时隙在e 1 帧中占8 b i t ，8 * 8 k = 6 4 k ，即一条e 1 中含有3 2 个6 4 k 。 1 ) e 1 帧 e 1 有成帧，成复帧与不成帧三种方式，在成帧的e l 中第0 时隙用于传输帧同步 数据，其余3 1 个时隙可以用于传输有效数据：在成复帧的e l 中，除了第0 时隙外， 第1 6 时隙是用于传输信令的，只有第1 到1 5 ，第1 7 到第3 1 共3 0 个时隙可用于传 输有效数据：而在不成帧的e l 中，所有3 2 个时隙都可用于传输有效数据 2 ) e l 帧结构 在e l 信道中，8 b i t 组成一个时隙( t s ) ，由3 2 个时隙组成了一个帧( f ) ，1 6 6 基于f i g 的e t h e r n e to v e re 1 接口芯片的设计与实现 个帧组成一个复帧( m f ) 。在一个帧中，t s o 主要用于传送帧定位信号( f a s ) 、 c r c 一4 ( 循环冗余校验) 和对端告警指示，t s l 6 主要传送随路信令( c a s ) 、复帧 定位信号和复帧对端告警指示，t s l 至t s l 5 和t s l 7 至t s 3 1 共3 0 个时隙传送话 音或数据等信息。我们称t s l 至t s l 5 和t s l 7 至t s 3 1 为“净荷”，t s o 和t s l 6 为“开销”。如果采用带外公共信道信令( c c s ) ，t s l 6 就失去了传送信令的用 途，该时隙也可用来传送信息信号，这时帧结构的净荷为t s l 至t s 3 1 ，开销只有 t s o 了。 3 、p c m 编码与e 1 由p c m 编码中e l 的时隙特征可知，e l 共分3 2 个时隙t s o - t s 3 1 。每个时隙为 6 4 k ，其中t s o 为被帧同步码，s i ，s a 4 ，s a 5 ，s a 6 ，s a 7 ，a 比特占用，若系统运用 了c r c 校验，则s i 比特位置改传c r c 校验码。t s l 6 为信令时隙，当使用到信令( 共 路信令或随路信令) 时，该时隙用来传输信令，用户不可用来传输数据。所以2 的 p c m 码型有： 1 ) p c m 3 0 ：p c m 3 0 用户可用时隙为3 0 个，t s i t s l 5 ，t s l 7 - t s 3 1 。t s l 6 传送 信令，无c r c 校验。 2 ) p c m 3 1 ：p c m 3 0 用户可用时隙为3 1 个，t s l 一t s l 5 ，t s l 6 一t s 3 1 。t s l 6 不传 送信令，无c r c 校验。 3 ) p c m 3 0 c ：p c m 3 0 用户可用时隙为3 0 个，t s 卜t s l j ，t s l 7 - t s 3 1 。t s l 6 传送 信令，有c r c 校验。 4 ) p c m 3 1 c ：p c m 3 0 用户可用时隙为3 1 个，t s l - t s l 5 ，t s l 6 - t s 3 1 。t s l 6 不传 送信令，有c r c 校验。 c e l ，就是把2 m 的传输分成了3 0 个6 4 k 的时隙，一般写成k 宰6 4 ，你可以利用 其中的几个时隙，也就是只利用n 个6 4 k ，必须接在c e l p r i 上。c e l 一一最多可 有3 1 个信道承载数据t i m e s l o t s1 - - - - 3 1t i m e s l o t s0 传同步。 2 1 2e t h e m e t 帧 l 、e t h e m e t 的简史 e t h e r n e t 是x e r o x 、d i g i t a le q u i p m e n t 和i n t e l 三家公司开发的局域网组网规范， 并于8 0 年代初首次出版，称为d i x i 0 。1 9 8 2 年修改后的版本为d i x 2 0 。这三家 公司将此规范提交给i e e e ( 电子电气工程师协会) 8 0 2 委员会，经过i e e e 成员的修 改并通过，变成了i e e e 的正式标准，并编号为i e e e 8 0 2 3 。e t h e m e t 和i e e e 8 0 2 3 虽然有很多规定不同，但术语e t h e m e t 通常认为与8 0 2 3 是兼容的。i e e e 将8 0 2 3 标准提交国际标准化组织o s o ) 第一联合技术委员会( j t c l ) ，再次经过修订变成了国 际标准i s 0 8 8 0 2 3 。 第一二帝e o e i 的甚奉掳c 理和总体醴计方案 7 2 、o s i 参考模型 i e e e 9 0 2 3 在制定时突出的一个基本思想是将系统进行逻辑划分，并研究如何 将连接在一起。我们知道，i s o 组织将网络按其功能划分为7 个功能层，每层都完 成一特定功能。图2 1 所示为o s l 参考模型。 。 7 为应用选择适当的服务 6 提供编码转换，数据重新格式化 5 协调应用程序之间的交互动作 4 提供端到端数据完整 3 提供交换功能和路由选择信息 2 建立点到点链路，构成帧 1 传送比特流 图2 i o s i 模型 3 、e t h e m e t 的体系结构 根据对o s i 参考模型的介绍，l a n ( 包括e t h e m e t ，令牌环等) 已将数据链路层分 割为两个子层，从而使l a n 体系结构能适应多种传输媒体，换言之，在l l c 不 变的条件下，只需改变m a c ( 媒体访问控制) 便可适应不同的媒体和访问方法。 从上面介绍的o s i 参考模型各层功能看，在l a n 情况下，由于必须有收发功 能，而且还有与传输媒体相连的问题，所以物理层、数据链路层是必不可少的但对 于第3 层( 网络层) 是否在l a n 情况下也需要，答案有肯定的一方面，也有否定的 一方面。从第3 层的功能来看，答案是否定的，因为在l a n 情况下不存在路由选 择功能，只需在链路层传送到对方即可。网络层的其它功能，如寻址、排序、流 量控制和差错控制均可由数据链路层承担。如果从所连接的设备来看，答案又是肯 定的，因为工作站本身是与媒体直接相连的多个工作站中的一个，这样一种功能 刚好是3 层的任务。虽然作为一种计算机网络应能提供第l 层到第3 层的功能， 但l a n 的特性却允许在o s i 的最低两层实现l 一3 层的服务。 4 、媒体访问控$ 1 j ( m a c ) i e e e s 0 2 3 或e t h e m e t 所用的媒体访问法为带有碰撞检测的载波侦听多路访问 ( c s m a c d ) 。按照这种方法，一个工作站在发送前，首先侦听媒体上是否有活动， 即称为“谈前听”协议。所谓活动是指媒体上有无传输，也就是载波是否存在。如果 侦听到有载波存在，工作站便推迟自己的传输。在侦听的结果为媒体空闲时，则 立即丌始进行传输。在侦听到媒体忙而等待传输情况下，当传输中的帧最后一个 数据位通过后，应继续等待至少9 6 u s ，以提供适当的帧问自j 隔，随后便可进行传输。 如果两个工作站同时试图进行传输，将会造成废帧，这种现象称为碰撞，并认 为是一种f 常现象，因以媒体上连接的所有工作站的发送都基于媒体上是否有载 波，所以称为载波侦听多路访问( c s m a ) 。为保证这种操作机制能够运行，还需要具 备检测有无碰撞的机制，这便是碰撞检测( c d ) 。 也就是说，在一个工作站发送过程中仍要不断检测是否出现碰撞。出现碰撞的 8 基于f p g a 的e t h e r n e to v e re 1 接口芯片的设计与实现 另一种情况是出下述原因造成的，即信号在l a n 上传播有一定时延，对于租缆而 言，信号在其上的传播速度是光速的7 7 。对于细缆，在其上的传播速度为光速的 6 5 。由于这种传播时延，虽然l a n 上某一工作站已丌始发送，但由于另外一工作 站尚未检测到第一站的传输也启动发送，从而造成碰撞。图2 2 示出了工作站检测 碰撞所需的时间，图中标出的数字l 为工作站发送一个帧( 传输单位) 所需的时间，数 字0 。5 为工作站a 传输到工作站b 所需的传播时间。可以看到，工作站a 检测到 碰撞是从a 到b 传播时间的2 倍。 图2 2 还表明，帧长度要足以在发完之前就能检测到碰撞，否则碰撞检测就失 去意义。因此，在1 e e e 8 0 2 3 标准中定义了一个问隙时间，其大小为住返传播时| 日j 与 为强化碰撞而有意发送的干扰序列时问之和。这个间隙时间可用来确定最小的 m a n 帧长。 检测到碰撞之后，涉及该次碰撞的站要丢弃各自开始的传输，转而继续发送一 种特殊的干扰信号，使碰撞更加严重以便警告l a n 上的所有工作站，碰撞出现了。 在此之后。两个碰撞的站都采退避策略，即都设置一个随机间隔时间，另有当此 时间间隔满期后才能启动发送。当然如果这两个工作站所选的随机间隔时间相同， 碰撞将会继续产生。为避免这种情况的出现，退避时问应为一个服从均匀分和的 随机量。同时，由于碰撞产生的重传加大了网络的通信流量，所以当出现多次碰 撞后，它应退避一个较长的时间。 t 0 + 0 托授崆u 轴目蜜 幽2 2 碰撞检测的载波侦听多路访问( c s m a c d ) 示意图 截断二进制指数退避( t r u n c a t e db i n a r ye x p o n e n t i a | b a c k o f f ) 就是基于这种思想 第二二章e o e i 的基本原理和总体设计方案9 提出的。其基本算法是： 退避时延是间隔时间的整数倍； 为防止不成功发送无限进行，规定了最大尝试次数n ； 碰撞后选择的退避时延为间隔时问的r 倍； r 是大于0 小于2 k 范围间的随机整数；k 是m i n ( n , l o ) ，即为尝试次数与1 0 中 最小的一个。 由此可简单写成： k = m i n ( 尝试次数，1 0 ) f 随机数( o ，2 ) 退避时延= r 间隙时自j 不难看出，这种算法对无碰撞或碰撞次数较少的工作站而言将获得优先的发 送机会。因此，e t h e m e t 是一种发送机会不能保证的技术，因而不适用于实时应用。 尽管有这一潜在的问题，但现实使用中的e t h e m e t 却很少碰到。 c s m a c d 媒体访问方法从上面的描述可归纳为下述4 步： 第一步：如果媒体信道空闲，则可进行发送。 第二步：如果媒体信道有载波( 忙) ，则继续对信道进行侦听。一旦发现空闲， 便立即发送。 第三步：如果在发送过程中检测的碰撞，则停止自己的正常发送，转而发送一 短暂的干扰信号，强化碰撞信号，使l a n 上所有站都能知道出现了碰撞。 第四步：发送了干扰信号后，退避一随机时间，重新尝试发送。 5 、m a c 帧 1 ) e t h e r n e t 帧的格式 e t h e m e t 上发送的的数据是按一定格式进行的，并将此数据格式称为帧，如图 2 3 所示。帧由8 个字段组成，每一字段有一定含义和用途。每个字段长度不等， 下面分别加以简述。 u a c * 虹 图2 3 m a c 帧示意图 处于m a c 帧开始处的字段为前导码字段，由7 个字节组成。其功能是使接收 器建立比特同步。编码形式为多个“l ”或矿交替构成的二进制序列，最后一比特为 “0 ”在这种编码形式下，经过曼彻斯特编码后为一周期性方波。 帧首定界符( s f d ) 是m a n 帧的第2 个字段，其编码形式为“1 0 1 0 1 0 11 ”序列，长 度刚好为一个字节。该字段的功能是指示一帧的开始。 l o 基于f p g 的e t h e r n e to v e re 1 接口芯片的设计与实现 终点地址字段a ) 为第3 个字段，长度为6 个字节。该字段用来指出帧要发 往的工作站。 源点地址( s a ) 处于终点地址字段之后，其长度也为6 个字节。该字段功能是指 示发送该帧的工作站地址。 长度指示符字段为第5 个字段，其长度为2 个字节，用来指示紧随其后的逻 辑链路控制( l l c ) 数据字节的长度，长度单位为字节数。 l l c 数据字段是帧要载携的用户数据，该数据由l l c 子层提供或接收。 填充( p a d ) 字段紧接的l l c 之后，用来对l l c 数据进行填加，以保证帧有足 够长度，适应前面所述的碰撞检测的需要。 帧检验序列( f c s ) 处于帧的最后，其长度为3 2 比特，用于检验帧在传输过程 中有无差错。 2 ) 地址字段 地址字段包括两部分，处于前面的地址字段为终点地址，处于后面的为源点地 址。i e e e 8 0 2 3 标准规定，源点地址字段中第l 比特恒为0 ，这种规定我们从终 点地址的规定中便可获悉。终点地址字段有较多的规定，原因是一个帧有可能发 给某一工作站，也可能发送给一组工作站，还有可能发送给所有工作站，我们将 后两种情况分别称为组播和广播。终点地址字段的格式如图2 4 所示。当该字段第 一比特为0 时，表示帧要发送给某一工作站，即所谓单站地址。若该字段第一比 特为“1 ”时，表示帧发送给一组工作站，即所谓组地址。全“l ”的组地址表示广播地 址。 i g = o单站地址 i ，g = 1 组地址 u ，l 卸全局地址 u l f l局部地址 图2 , 4 地址字段示意幽 顺便在此指出，帧长除有最小要求外，最长也有限制，这是由于发送站和接收 站的缓冲器容量总有一限度，同时如果一个工作站发送的帧太长，将妨碍其它站 对媒体的使用。 第一二章e o e i 的果奉原理和总体设计方案 2 2 基本原理 e o e i 是为实现在一路e l 线路或同步串行线路上透明传输以太网数据帧而 设计的专用集成电路。e o e i 可以通过l 路e l 线路或同步串行线路实现以太网数 据帧的点对点传输，支持标准的1 0 1 0 0 m 的m i i 接1 3 和e l 接口，与少量外围电 路配合即可构成一个以太网到e 1 的转换器。发送侧主要功能是以太网帧的缓存， 按h d l c 协议组帧并发送；接收侧主要功能是完成接收e l 时钟提取，串行数据的 帧定位和按h d l c 协议解帧，以太网帧的组帧和发送。 2 t 2 1e o e l 芯片电路原理框图 e o e i 芯片的电路是利用l 路e l 线路或同步串行线路实现以太网数据帧的点 对点传输。电路系统解决方案如图2 5 所示。 e l 2 2 _ 2 功能特点 剀2 5e o e l 系统解决方案 r j 4 5 适用于以太网数据帧在一路e l 线路或比特同步串行接口中的透明传输。 以太网接口支持符合i e e e8 0 2 3 协议标准的1 0 1 0 0 m 全双工半双工m i i 接 口。 m i i 接口可接p i t y 和m a c 层器件。 支持i e e e 8 0 2 3 流控功能。 m a c 对接收帧作检查处理，包括f c s 校验、帧长检查，错误帧丢弃，具有f c s 错误告警功能。 支持以太网帧长为6 4 字节到9 6 0 0 字节，支持包括v l a n 字节的帧。 1 2 基y - f p g a 的e t h e r n e to v e re 1 接口芯片的设计与实现 具有地址过滤功能，具有i o k 的以太网m a c 地址列表。 w a n 接口支持h d l c 协议，支持比特同步h d l c 接口，提供n r z 码串行接口，最 高时钟4 0 m ，外部定时。 具有w a n 流控功能，最小流量3 2 k b i t 。 h d l c 接口支持d t e 时钟方式。 e 1 接口符合i t u tg 7 0 3 、g 7 0 4 和g 8 2 3 标准。( 可与r j 0 1 7 、a t 8 9 9 3 、 x b 砒d g e 2 o 等网桥芯片互通) 。 e l 接口模块含有内置的时钟恢复电路和h d b 3 编解码电路。 e 1 接口可以直接上光接口器件的c m i 编码输入输出。 e l 接口具有完备的线路告警指示。h d b 3 信号接收具有l o s 、a i s 检测、h d b 3 编码 错误计数功能。 片内集成s d r a m 控制器，可与标准s d r & 9 器件( 例如：i s 4 2 s 1 6 1 0 0 、k 4 s 1 6 1 6 2 2 d 、 h y 5 7 v 1 6 1 6 1 0 ) 无缝连接，外置1 m * 1 6 b i ts d r a m 。 以太网侧具有接收和发送帧计数器、错误帧计数器。 w a n 侧具有接收和发送总帧数计数器、错误帧计数器。 具有s d r a m 检测功能，检测连线错误和存储块错误，加电后自检并有指示灯指 不o 具有六种环回检测功能。 具有远端复位功能和远端网管监控功能，提供用户定义网管帧。 具有时钟检测功能，可检测i i 口的m i i r c l k 和m i it c l k 时钟丢失。 具有掉电检测及网管回告功能，对端掉电本地指示功能。 提供s p i 网管接口和u a r t 网管接口。 u a r t 接口提供多达2 5 6 个站点的监控和配置。 u a r t 接口提供星型连接控制和菊花链连接控制。 整个芯片采用3 3 v 供电，e l 接口允许5 v 输入。 2 3 系统总体设计方案 2 3 1 系统总体设计方案框图 系统主要是山w a n 接口( e l 接口) ，以太网接口( m i i 接口) 、s p i 接口和 s d r a m 组成。其功能模块与外围电路的有效结合，实现网络中点对点的数据传输 与控制。电路原理图如图2 6 所示。 第二章e o e i 的堆奉埒【理和总体 5 计方，粜 1 3 2 3 2e o e l 功能模块说明 图2 6e o e l 功能模块框图 m i i r x ：完成m i i 接口以太网帧的接收，并将收到的正确帧写入t x f i f o 中。 m i i t x ：从r x _ f i f o 中读出帧，并完成m i i 接口以太网帧的发送。 t x f i f o ：暂存从i i 接口接收的发送帧队列。 r xf i f o ：暂存从w a n 接口接收的接收帧队列。 w a 、一t x ：完成w a n 侧发送的h o l c 帧的组帧，网管帧产生和流控。 w a x r x ：完成w a x 侧接收的h d l c 帧的拆帧，网管帧接收。 e l j x ：为e 1 的发送电路，包含h d b 3 编码电路。 e l r x ：为e l 的接收电路，包含接收时钟提取和h d b 3 解码电路。 s p i u a r t _ i n t e r f a c e ：含外部m c l 通讯的s p i 接口或者u a r t 接口、中断信号、 内部控制寄存器。 s d r a m i n t e r f a c e ：外接s d r a m 接口，含s d r a m 控制器。 名词定义： m i i 侧：表示芯片的以太网接口。 w a n 侧：表示芯片的e l 接口或h d l c 接口。 f i f ol o o p ：m i i 侧输入，从l 4 环回。 n r z o l o o p ：m i i 侧输入，从l 5 环回。 l i n el o o p ：e 1 输入后，立即从l l 环回。 n r z i l o o p ：w a n 侧输入，从l 2 环回。+ m i i l o o p ：w a n 侧输入，从l 3 环回，该环回通过所有数据通路。 1 4 基丁| f p g a 的e t h e r n e to v e re 1 接口芯片的设计与实现 m i i i l o o p ：m i i 侧输入，从l 6 环回。 2 3 3e o e l 的功能要素 1 、数据帧 w a n 接口支持h d l c 协议。 对输入以太网帧先丢掉以太网帧3 2 b i t 的c r c 校验位，加帧定位符7 e ，帧尾 加1 6 比特的c r c 校验位，无数据帧发送时插7 e 。串行发送数据的透明传输处理方 式为遇j 个连“l ”插入一个”0 ”。 w a n 帧结构如下： 帧问至少插入两个7 e 或者以上，由芯片内部完成，以满足与其他芯片对通时 的需要。 2 、网管帧 d 7一一一一一一一一一d o 7 e t r s tt m i il o ot l i t i el o ot n r zl o o p o w o f ft f c t l 2t f c t l l t f c t l o ppp u s e r l u s e r o t l o st a i st l o ft c r ct e c r c t n c r c t n m d o t n m d l c r c c r c 7 e i 堇i2 7 网管帧示意幽 ，网管帧如图2 7 。总长为8 字节，含固定写入数据2 字节，用户自定义数据2 字节，c r c 校验2 字节( 与h d l c 帧的c r c 校验相同) ，帧定位符7 e 有l 或2 字 节( 与数据帧相同) 。网管帧在2 0 4 8 w s 发送时钟时每秒发送i 一6 4 帧，由寄存 器设胃，初值为每秒1 帧。 m c l 可强制发送网管帧。掉电时自动强制插送网管帧。 因以太网最小帧长大于6 0 字节( 不含4 字节以太网帧c r c 校验) ，故可通过 帧长判别网管帧。网管帧发送时，l s b 先发送，m s b 后发送。 第一二章e o e i 的牿牟缘理和总体改计方，寮 1 5 网管帧说明： t r s t ：远端复位控制。置l 远端复位，远端网管接收到后产生一个复位脉冲进 行电路复位。远端复位不能复位远端的控制寄存器。 t m i i l o o p ：远端m i i 口环回控制。置1 使远端芯片从m i i 口环回( l 3 ) ，用 于测试远端芯片。 t l i n el o o p ：远端e l 线路环回控制。置1 使远端芯片从e l 侧输入口环回( l 1 ) ， 用于测试e 1 线路。 t n r z l o o p ：远端e 1 侧h d b 3 解码后环回控制。置l 使远端芯片从h d b 3 解码 后环回( l 2 ) ，用于测试e l 的时钟提取电路。在h d l c 接口时，用于测试w a n 侧线路。 f c t l 2 一f c t l o ：远端芯片流量设定，用于遥控设置远端芯片发送流量参数。 在2 0 4 8 m s 发送时钟时，对应发送速率为： 1 ll ： 2 0 4 8 k b i t s 1 1 0 ： 1 0 2 4 k b i t s 1 0 1 ： 5 1 2 k b i t s 1 0 0 ： 2 5 6 k b i t s 0 1 1 ： 1 2 8 k b i t s 0 1 0 ：6 4 k b i t s 0 0 1 ：3 2k b i t s 0 0 0 ：0 ( 关闭) 当远端芯片使能远端控制和远端流控寄存器时，远端芯片发送流量由f c t l 设 定。 p o w o f f ：送给远端的掉电指示，恢复供电后清除。 t l o s ：送给远端的本地e 1 接收l o s 指示，发送后清除。 t a i s ：送给远端的本地e l 接收m s 指示，发送后清除。 t l o f ：送给远端的本地接收到非法h d l c 帧指示，发送后清除。 h d l c 非法帧：数据帧不含c r c 字节长度小于6 0 字节。 t c r ce ：送给远端的本地e l 接收h d l c 帧c r c 校验错指示，发送后清除。 t e c r c e ：送给远端的本地接收以太网帧c r c 校验错指示，发送后清除。 t n c r c e ：送给远端的本地e l 接收网管帧c r c 校验错指示，发送后清除。 l s e r o 、u s e r i ：用户定义比特位。 t n m d o 、t n m d l ：用户定义字节。 1 6 基丁f p g a 的e t h e r n e to v e re 1 接口芯片的设计与实现 2 3 4 远端自测功能 当e o e l 设定为自测模式时，本芯片发测试帧代替正常发送的数据帧，网管帧 正常发送，检测收到的环回测试帧是否与发送帧相同，不相同则寄存器t e s to k = o ， 表示未收到检测正常的测试帧，检测收到的环回测试帧发送帧相同则寄存器 t e s t _ o k = i ，同时网管帧告警信号指示系统是否正常。 在寄存器中，t e s t o k 在每帧接收结束时更新，若t e s t _ o k 寄存器值为l ， t e s to k 寄存器值保持不变，直到m c u 读后清除t e s to k 值。 对管脚的t e s to k 输出，表示为p t e s t o k ，在每个测试帧接收结束时更新， 若接收正确p t e s to k = o ，并隔一定时间后刷新为1 ，即收不到正确的测试帧将使 p t e s t _ o k = l 。 自测帧定义为6 0 字节长，其值为： f f h f f h f f h f f h f f h f f h c a b c b h c c h 一- - 一f f t t 测试帧由w a n _ t x 模块插入，在w a n r x 中检测。配合远端环回控制，可测试 点对点系统工作是否正常。 因自测帧定义为以太网的广播帧，可在m i i 侧接收测试帧。 第二章同步电路设计 第三章同步电路设计 e o e l 接收端完成的功能是从e l 数据中还原出高速数据流。简言之就是通过 高速时钟循环从e 1 中读出同一个帧数据，合成一路数据信号。发送端的功能与之 相反，将原始数据编码成可在网络上传输的数据。首先处理的是根据帧结构中的 帧同步码，通过置位同步法完成e l 帧同步。 首先，我们要从h d b 3 编解码入手，了解数据的传输方式。然后，对帧同步 进行了介绍，并对c r c 校验进行了简单说明。 3 1h d b 3 编解码电路的设计 这一节里先介绍接收端h d b 3 解码过程，发送过程与之相反。首先需要进行数 据恢复，也就是把h d b 3 线路码转换成n r z 码流。然后，对n r z 码流进行a i s 告警 检测，如果线路币常，线路彳能进入帧同步检测阶段。 3 1 1 数字基带信号传输码的设计原则 在数字通信系统中，为了使信息适合于在信道上传输，由终端机发出的数字 信息必须编成合适的传输码序列。用电缆传输时，在传输码型的选择上应注意以 下几点： 1 、p c m 端机和信道中的再生中继器都装有隔离变量器。由于变更器的隔直作 用，如果传输码中包含支流分量和较强的低频成分，将会使传输波形失真。因此， 首先要求传输码型中不包含直流成分，并且低频分量较少。 2 、在多对电缆绞合在一起时，线问的串话随着频率的增高而加剧。因此，要 求传输码型的高频分量成分少。 3 、再生中继器以及接收端的定时信息是直接从收到的信息码中提取出来的， 这就要求传输码型包含有传输速率上的时钟成分，以便提取时钟。 4 、编译码电路简单，码字的抗干扰能力强，并能提供不中断业务的误码检测。 5 、对信源的统计特性依赖要小，以便适用于不同信源信号的传输。 综上所述，在电缆中传输的应足双极性码，但由于这种编码方式有可能存在 对定时提取有影响的长连零，而h d b 3 码很好地克服了这个缺点，所以现在e 1 线 路中多采用h d b 3 码。 1 8 基丁f p ( ；a 的e t h e r n e to v e re 1 接口苍片的设计与实现 3 1 2h d b 3 码的编码规则 h d b 3 码即三阶高密度双极性码，它是a m i 码的改进码型。其编码规则为： 1 、码流中连0 码个数不超过3 个时，其编码规则与a m i 码相同：信码“0 ” 用0 电平表示；信码“l ”交替用5 0 占空正或者负矩形脉冲表示。 2 、当出现四个连零用取代节取代。取代节有两种，分别是“b o o v ”和“0 0 0 v ”。 这里的b 和v 均为传号脉冲。 3 、当相邻破坏点v 中间有奇数个原始传号( 不包括b 码) 时，用“0 0 0 v ” 取代。 4 、当相邻破坏点v 中间有偶数个原始传号时，用“b o o v ”取代。 5 、用“b 0 0 v ”取代时，b 码和v 码与它们前面一个原始传号极性相反。 6 、用“0 0 0 v ”取代时，v 码与它们前面一个原始传号极性相同 例如：二进制信息：1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 h d b 3 码：+ 0 0 0 v 一一0 0 0 v 一+ 一b 0 0 v b o o v 一0 0 + 一 3 1 3h d b 3 编码电路的设计 根据上述h d b 3 编码原则，可得到h d b 3 编码的原理框图： n 3 出 幽3 1h d b 3 编码原理框幽 四连“0 ”检出电路可以使用4 位移位寄存器及逻辑与非门配合实现。其中， 四位移位寄存器的输出均为x r z 码的非，通过对寄存器的输出进行逻辑非，可以 完成4 连“0