（通信与信息系统专业论文）基于fpga的甚短距离高速并行光传输系统研究.pdf

中文摘要 甚短距离传输( v s r ) 是一种用于短距离( 约3 0 0m “0 0 m ) 内进行数据传输的光 传输技术。它主要应用于网络中的交换机、核心路由器( c r ) 、光交叉连接设备 ( o x c ) 、分插复用器( a d m ) 和波分复用( w d m ) 终端等不同层次设备之间的互 连，具有构建方便、性能稳定和成本低等优点，是光通信技术发展的一个全新领 域，逐渐成为国际通用的标准技术，成为全光网的一个重要组成部分。 本文深入研究了v s r 并行光传输系统，完成了v s r 技术的核心部分一转换 器子系统的设计与实现，使用现场可编程阵列f p g a ( f i e l dp r o g r a m m a b l eg a t e a r r a y ) 来完成转换器电路的设计和功能实现。深入研究现有v s r 4 - 1 0 和v s r 4 3 0 两种并行传输标准，在其技术原理的基础上，提出新的v s r 并行方案，提高了多 模光纤带的信道利用率，充分利用系统总吞吐量大的优势，为将来向更高速率升 级提供了依据。根据万兆以太网的技术特点和传输要求，提出并设计了用v s r 技 术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案，成功地将 v s r 技术移植到万兆以太网上，实现低成本、构建方便和性能稳定的高速短距离 传输。 本文所有的设计均在a l t e r as t m t i xg x 系列f p g a 的e p l s g x 2 5 f 1 0 2 0 c 7 上实 现，采用a l t e r a 的q u a r t u sn 开发工具和v e r i l o gh d l 硬件描述语言完成了 v s r 4 1 0 转换器集成电路和万兆以太网的s e r d e s 的设计和仿真，并给出了各模 块的电路结构和仿真结果。仿真的结果表明，所有的设计均能正确的实现各自的 功能，完全能够满足1 0 g b s 高速并行传输系统的要求。 关键字：甚短距离传输；转换器集成电路；万兆以太网；同步数字序列； 现场可编程门阵列 a b s t r a c t v e r ys h o r tr e a c h ( v s i ni sa no p t i c a lt r a n s m i s s i o nt e c h n o l o g yt ot r a n s m i td a t a o v e ras h o r td i s t a n c e ( a b o u t3 0 0 m 6 0 0 m ) i ti sm a i n l yu s e dt ol i n kt w oe q u i p m e n t so f d i f f e r e n tn e t w o r kl a y e r s ，s u c ha ss w i t c h ，c r ，o x c ，a d ma n dw d mt e r m i n a l s i t h a st h ea d v a n t a g eo fe a s yc o n s t r u c t i n g , s t a b l ep e r f o r m a n c ea n dl o wc o s t i ti san e w f i e l do fo p t i c a lc o m m u n i c a t i o nt e c h n o l o g yd e v e l o p m e n t ，a n dg r a d u a l l yb e c o m e sa u n i v e r s a ls t a n d a r dt e c h n o l o g y v s rh a sb e c o m ea l li m p o r t a n tp a r to fa l lo p t i c a l n e t w o r k s i nt h i sp a p e r , v s r p a r a l l e lo p t i c a lt r a n s m i s s i o ns y s t e mi sd e e p l ys t u d i e d w e d e s i g nt h ec o u v e r t e ri co fv s rs y s t e ma c c o r d i n gt oo i f v s r 4 - 0 1 0s t a n d a r d , a n d i m p l e m e n ti tu s i n gf p g a w ea l s oi n v e s t i g a t et h ee x i s t i n gt w op a r a l l e lv s r s t a n d a r d s v s r 4 1 0a n dv s r 4 3 0 o nt h eb a s i so fw h o s ep r i n c i p l en e wp a r a l l e lv s rs c h e m e s a r ei n t r o d u c e d t 1 1 cn e ws c h e m e sc a l le l e v a t et h eu t i l i z a t i o ne f f i c i e n c yo fm u l t i m o d e f i b e ra r r a y t h e yc a nt a k ef u l la d v a n t a g eo fl a r g es y s t e mt h r o u g h p u t ，a n ds u p p l y r e f e r e n c ef o rt h ef u l u r eh i 曲e rd a t ar a t eu p g r a d i n g a c c o r d i n gt ot h et e c h n i c a l s p e c i a l i t i e sa n dt r a n s m i t i n gr e q u e s to f1 0g i g a b i te t h e r n e t ( 1 0 g b e ) ，t h es y s t e m s c h e m e si m p l e m e n t i n gt h eh i g h s p e e di n t e r c o n n e e t i o no f1 0 g el a na n dw a na r e i n t r o d u c e da n dd e s i g n e d s ov s ri st r a n s p l a n t e dt o1 0 g es u c c e s s f u l l yt of u l f i l lt h e s h o r tr e a c ht r a n s m i s s i o nw i t l lt h ea d v a n t a g e so fe a s yc o n s t r u c t ，s t a b l ep e r f o r m a n c e a n dl o wc o s t a l ld e s i g n si nt h i sp a p e ra r er e a l i z e du s i n ge p l s g x 2 5 f 1 0 2 0 c 7f p g ao f a l t e r a s t r a f l xg xs e r i e s a l t e m sd e v e l o p m e n tk i tq u a r t l 】si ia n dv e r i l o gh d la r eu s e dt o c o m p l e t et h ed e s i g n sa n ds i m u l a t i o n so fc o n v e r t e ri ca c c o r d i n gt o v s r 4 1 0a n d 1 0 g b e ss e r d e si c 1 1 l es t r u c t u r e sa n ds i m u l a t i o nr e s u l t so fm o d u l e sa r es h o w e d t h r o u g ht h er e s u l t s ，w ec a nd r a wt h ec o n c l u s i o nt h a ta l lo ft h ed e s i g n sc a nc o r r e c t l y i m p l e m e n tt h e i rf u n c t i o n sa n dm e e tt h er e q u e s t so f1 0 g b sh i g h - s p e e dp a r a l l e lo p t i c a l t r a n s m i s s i o ns y s t e m ， k e yw o r d s ：v e r ys h o r tr e a c h ( v s r ) ；c o n v e r t e ri c ；1 0g i g a b i te t h e m e t ( 1 0 g b e ) ： s y n c h r o n o u sd i g i t a lh i e r a r c h y ( s d h ) f i e l dp r o g r a m m a b l eg a t ea r r a y ( f p g a ) 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得鑫鲞盘堂或其他教育机构的学位或证 书而使用过的材料。与我同工作的同志对本研究所做的任何贡献均己在论文中 作了明确的说明并表示了谢意。 靴敝储戤i 槛衅辩嗍”了月抄同 学位论文版权使用授权书 本学位论文作者完全了解鑫盗盘堂有关保留、使用学位论文的规定。 特授权鑫盗盘茎可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权晚明) 学位论文作者签名： 签字f = f 明：了r 年 导师签名 签字h 期：埘年扩月况闩 每 馋钆 核 第一章绪论 1 1 引言 第一章绪论 光纤通信具有传输容量大、中继距离长和传输损耗小等特点，自上个世纪8 0 年代以来，光通信系统无论从传输距离、传输速率，还是应用范围都得到了迅猛 的发展。各种光通信技术层出不穷和不断进步，极大地推动了整个信息技术的发 展，可以说光通信技术构成了现代信息社会的基础。 对于光纤骨干网来讲，能够传送的信息量越大越好，这样可以降低单位信息 传送成本。对光纤线路的要求是传的距离越远越好，从而增大中继距离，减少中 继设备，降低建设和运行维护成本，提高可靠性。例如，掺铒光纤放大器和拉曼 放大器出现以后，无电再生中继距离从几十公里增加到了几千公里。 在实际应用中，不仅有长距离传送的要求，还有短距离或甚短距离传送的要 求。例如，楼内机房到机房之间、机架到机架之间、机框到机框之间、机盘到机 盘之间、甚至机盘内部或计算机内部的连接，都会用到光连接。这些连接之所以 需要光传输技术是因为需要传送的信号速率高，用电缆连接已经不适应。例如机 房之间和机架之间可能传1 0 g b s 或4 0 g b s ，对于d w d m 系统可能是数百g b s 或数 t b s 的速率。在设备内部由于总速率的提高，所以信号总线的速率也越来越高。 如4 0 g b s 设备内部就要用到2 5 g b s 以上速率的总线，采用光总线的需求日趋迫 切；目前，计算机中c p u 的速度已超过3 g h z ，所以计算机内部也希望用光互连。 这些光的连接方式与长途光传输有很大的不同，甚至不一定采用串行传送而该用 并行传送的方式，以降低每根光纤上的传送速率，降低对光器件的要求，减少连 接成本。如何在较短距离内传送高速大容量的信息是光通信技术发展的又一个新 课题。 现有的同步光网络系统是按长距离骨干网设计的，采用的是比较昂贵的串行 光发射和接收设备，对光纤线路的要求较高，必须对整个光纤链路进行细致的设 计、模拟。而短距离光传送方式与骨干网有很大的不同，由于距离较短，可以不 必考虑复杂的光纤线路设计，如色散和非线性等问题，不需要解决光放大等中继 问题，对光源的要求也相应降低。此时再采用串行光传送设备显然代价太高，甚 至不一定采用串行而用并行传送的方式，以降低每根光纤上的传送速率，降低对 光器件的要求，减少连接成本。根据a t & t 公司统计表明，超过7 5 的局内互连 设备的连接长度在1 0 0 米之内，对廉价1 0 g b s 收发器的需求极为广阔。甚短距离 第一章绪论 传输( v s r ，v e r ys h o r tr e a c h ) 技术正是在这种背景下产生的。由于所采用的 v c s e l 激光器相对于传统的边发射激光器来说成本低、集成度高、性能稳定， v s r 技术最大的优势在于低成本和结构简单。 甚短距离传输技术是2 0 0 0 年由美国 t e l e c o m m u n i c a t i o n s ) ) 杂志评选出的当 年电信领域十大热门技术之一。所谓甚短距离是指在电信局内最大连接长度不超 过6 0 0 米( 一般不超过3 0 0 米) 的范围，在这一通信距离内，所采用的光连接技术 和电接口规范同传统的骨干网传输技术有很大的不同，是光通信技术发展的一个 全新领域。在构建下一代高速、大容量全光通信网络中，由于光接口器件在网络 系统中的应用数量巨大，甚短距离传输技术以其价格低和性能稳定的优势，吸引 了众多光电子和网络设备制造商的注意，逐渐成为国际通用的标准技术，是全光 网的一个重要组成部分。 由于v s r 技术面向在较短距离上传输较高速率的信息，因此v s r 技术和骨干 网光纤传输技术有很大的不同。骨干网系统传输必须考虑到传输过程中存在的损 耗、非线性效应、色散和偏振模色散( p m d ，p o l a r i z a t i o nm o d ed i s p e r s i o n ) 等 不利因素，对光源和接收机的要求严格，需要采用较昂贵的器件和各种补偿手段。 对于v s r 技术来讲，虽然其工作速率在1 0 0 b s 以上，但是由于工作距离短，采用 类似方案是一种浪费。因此，综合考虑，v s r 技术具有如下特点： 1 、系统传输距离短，传输速率高。 传输距离一般不超过6 0 0 米，但是总传输速率在1 0 g b s 以上。 2 、主要采用并行光互连技术。 同串行光传送方式相比，并行方式可以降低每根光纤上的传输速率，从而降 低对系统其他器件的要求，并且可以在需要的时候，适当提高每根光纤上的传输 速率，以提高系统总吞吐量。并行光互连技术在实现上采用并行多模光纤带。 3 、系统面向低成本方案。 利用光互连实现v s r 技术必须满足市场应用的需要，大量设备的互连决定了 其造价不可能过高。对于每一个技术方案，都要求其能够做到具有广阔的市场前 景，应用面广，可获得大多数设备提供商的支持，兼容性好，技术上和经济上可 行等特点。 1 2 甚短距离传输( v s r ) 技术概述 1 2 1v s r 的定义和标准 广义上讲，任何有别于骨干网传输，在较短距离内，能够高效传送信息的光 传输系统都可以称为甚短距离传输系统。v s r 的工作距离在几米蛩j 6 0 0 米的范围， 2 第一章绪论 6 0 0 米到2 公里的距离一般称为短距离传输( s h o r tr e a c h ) ，2 h 里到4 0 公里的范 围称为中等距离传输( i n t e r m e d i a t er e a c h ) ，超过4 0 公里的传输为长距离骨干网 传输( l o n gh a u lr e a c h ) 。 在2 0 0 0 年至u 2 0 0 3 年间，光学网际互联论坛( o i f ，o p t i c a li n t e m e t w o r k i n gf o r u m ) 相继通过了面向s t m 6 4 o c 1 9 2 ( 1 0 g b i f f s ) 速率等级的v s r 的4 个标准： v s r 4 1 0 、v s r 4 - 2 0 、v s r 4 3 0 和v s r 4 - 4 0 ，和面向s 弧t 2 5 6 o c 一7 6 8 ( 4 0 g b i t s ) 速率等级的v s r 5 1 0 部分标准，标准的推出都是为了降低短距离内光互连的成 本，减小所用元器件的体积，并且能够与设备的电接口兼容，进而可以把发射和 接收模块置于设备内部，相当于为设备增加了v s r 的光接口。在2 台具有v s r 光 接口的设备之间，只需要用具有标准插头的光缆就可以方便的实现互连。 1 2 2v s r 在网络体系中的位置 目前的典型网络体系大致分为局域网( l a n ) ，城域网( m a n ) 和广域网 ( w a n ) 。终端的用户和服务器分别通过接入路由器和主机路由器( 或交换机) 进入局域网，这些交换机和路由器再通过局域网顶层的核心路由器连接到城域网 的中心局，也就是接入点( p o p ) 。不同的接入点之间的相互连接通过宽带的骨 干网来实现，这个过程中需要通过广域网路由器，以及密集波分复用系统 ( d w d m ) 和光交叉连接设备( o x c ) 。v s r 链路在网络体系中的应用以及相 关设备如图1 1 所示，其特点是数据传数量很大，而距离又足够近。 图1 - 1v s r 链路在现有网络体系中的位置 从网络7 层协议来看，v s r 主要涉及到物理层和数据链路层的规范，如图1 - 2 所示。在物理层上，针对不同的应用场合，它对光源、光纤以及链路的功率分配 等进行了详细的规范。在数据链路层上，由于涉及到光信号串并转换的闯题，因 此需要对所承载信号的帧结构进行重组，加入适当的检错、纠错信息，如c r c 第一章绪论 校验等。 图1 - 2v s r 接口的位置 1 2 3v s r 技术的研究现状 国外对于v s r 的研究起步较早，取得的成果也比较多，例女d c i s c o 公司2 0 0 0 年底发布第一个v s r 产品e m c o r e 公司2 0 0 2 年的v s rt r a n s p o n d e r 产品 m 1 r 8 5 0 0 9 5 0 0 ，符合0 m 的v s r 4 0 1 o ，体积只有5 6 m m x 8 2 m m 1 3 5 m m 。目前 国内v s r 的研究也在积极的展开，烽火通信公司承担的国家“十五”8 6 3 科研计划 “1 0 g b i t s 甚短距离并行光传输模块与系统”项目顺利通过了专家鉴定委员会验 收。中科院半导体所与东南大学合作已成功开发出了1 0 g b i t s 并行光传输v s r 光 模块。国内的设备生产厂商如华为、飞通、航伟、上海大亚光电和电子科技集团 公司4 4 所、1 3 所等在相关模块和系统的开发方面取得了一些进展，但是与国外的 技术水平还有一定差距，我们必须开发出具有自主知识产权的、达到国际先进水 平的v s r 技术。 1 3 本论文的主要工作 本论文完成的主要工作如下： 1 、完成v s r 技术的核心部分一转换器子系统的设计与实现，使用现场可 编程阵列f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) 来完成转换器电路的设计和功 能实现。采用自项向下( t o pd o w n ) 的设计方法，用v e r i l o gh d l 硬件描述语言 编写帧复用器、保护和检错通道生成、8 b 1 0 b 编解码、帧同步和定位、通道去斜 移、纠检错、串并和并串转换等各个功能模块的代码，使用a l t e r a 公司酗j q u a r t u s i ie d a 开发工具实现面向f p g a 的逻辑综合和优化、功能仿真、布局布线和时序 第一章绪论 统的验证，从而在所选型号f p g a 上实现转换器子系统的全部功能。 2 、深入研究现有v s r 4 1 o 和v s r 4 3 0 两种并行传输标准，在其技术原理的 基础上，为进一步扩大系统容量，提出新的v s r 并行方案。重新定义s 咖e s 的 功能，利用被承载信息本身的冗余信号，如各个信道重新组合后，块状帧中大量 的重复比特，实现信道检错和纠错功能，不再采用附加冗余信道的方法，提高多 模光纤带的信道利用率，充分利用系统总吞吐量大的优势。 3 、根据万兆以太网的技术特点和传输要求，设计用v s r 技术实现局域和广 域万兆以太网在较短距离上的高速互连。万兆以太网的技术实现，特别是物理层 和数据链路层的技术方案同甚短距离传输技术密切相关。通过重新设计实现方 案，可以将v s r 技术移植到万兆以太网上，实现低成本、构建方便和性能稳定的 高速短距离传输，并且在技术上具有可行性。 第二章f p g a 与电子设计自动化技术 第二章f p g a 与电子设计自动化技术 半导体器件技术和半导体制造工业的快速发展，使得包括现场可编程门阵列 ( f p g a ) 和复杂可编程逻辑器件( c p l d ) 在内的可编程专用集成电路( a s i c ) 器件无论在密度上和性能上都有很大的发展，尤其是f p g a 的出现使得系统级的 集成电路设计开发成为可能。而且集成电路的高速发展又推动了电子设计技术的 发展。电子系统的设计方法由最初的手工设计变为计算机辅助设计( c a d ) ，继 而又出现了电子设计自动化( e d a ) 。由于e d a 工具的发展，可以重复利用己验 证的多种电路，微处理器，多种数字信号处理器作为库元件或核，在其它设计中 加以调用，从而可以生产出各种功耗低、性能高、成本低的新一代“片上系统”， 这表明了集成电路技术已从电路集成走向了“系统集成”，v l s i 技术已经发展 到系统集成的新时代或芯片集成系统的时代。而f p g a c p l d 等可编程器件的飞 速发展更加促进了v l s i 设计技术的发展。本章将重点介绍f p g a 器件及其设计技 术。 2 1 f p g a 简介 f p g a 是在可编程阵列逻辑( p a l ) 、通用阵列逻辑( g a l ) 和p l d 等可编 程器件的基础上发展起来的。f p g a 是一种半定制a s i c ，它的出现既解决了全定 制a s i c 的不足，又克服了原有p l d 电路数有限的缺点。 所有的f p g a 在结构上均有一个共同之处，即广义上具有掩膜编程门阵列的 通用结构：由布线资源分割的可编程逻辑单元( 或宏单元) 构成阵列，又由可编 程输入输出( i ，o ) 单元围绕阵列构成这个芯片，排成阵列的逻辑单元，由布线 通道中的可编程互连线连接起来实现一定的逻辑功能，即分段的金属互连线可以 由可编程开关以任意方式连接形成逻辑单元之间要求的信号线。典型的f p g a 结 构如图2 - 1 所示，通常，包含三类可编程资源：可编程逻辑功能块、可编程输入 输出块和可编程互连。可编程逻辑功能块是实现用户功能的基本单元，它们通常 规则地排成一个阵列，散布于整个芯片；可编程输入输出块完成芯片上逻辑与外 部封装退的接口；可编程内部互连线包含各种长度的连线线段和一些可编程开 关，它们将各个可编程逻辑块或者输入输出块连接起来，构成特定功能的电路。 6 第二章f p g a 与电子设计自动化技术 可编程 口口口口口口口口 图2 1f p g a 的基本结构 f p g a 的基本结构的基本可分为查找表型和多路开关型两种类型。查找表型 f p g a 的可编程逻辑单元是由静态存储器( s r a m ) 构成的函数发生器组成，用 它来实现f p g a 的逻辑功能。n 输入的逻辑函数真值表存储在2 n 1s r a m 中， s r a m 的地址线起输入作用，s r a m 的输出为逻辑函数值。n 输入的查找表可以 实现n 输入的任意逻辑函数，只要将函数真值表的位模式预先加载在存储器中， 就可以实现所需要逻辑函数。多路开关型f p g a 逻辑单元的基本结构为多路开关， 利用多路开关灵活的数据选择特性，实现各种逻辑函数的设计。 2 2a l t e r af p g a 的结构和原理 a l t e r a 公司为世界上最大的f p g a 供应商之一。该公司的基于c m o s 的f p g a 器件具有高速、高密度、低功耗的特点。a l t e r a 公司的f p g a 目前有多个产品系列， 产品覆盖从低端到高端。下面对设计中所使用到的s t r a t i xg x 系列f p g a 作简单介 绍。 2 2 1s t r a t i xg x 系列f p g a 的结构 s t r a t i xg x 是a l t e r a 最新一代的1 5 v 、o 1 3 u r n 全铜工艺s r a m i 艺的大规模 f p g a ，它首次将集成收发器技术的概念带入f p g a 市场。s t m t i xg x 器件包括多 达2 0 个全双工收发器通道，每个通道都能以最小的功率在高达3 1 2 5 0 b p s 下工作。 建立在s t r a t i x 架构的基础上，采用通用技术和一些需要时钟数据恢复( c d r ) 技术 的新兴接口接收和发送数据，每个收发器模块具有四个全双工通道串行，编码和 第二章f p g a 与电子设计自动化技术 同步数据，在外部环境和s t r a t i xg x 器件通道之间传送。新器件支持多种新兴的 协议，包括1 0 g b i t 以太网，千兆以太网，i n f i n i b a n d 和s o n e t s d h 。与可编程逻 辑阵列之间无缝接口，最大化数据吞吐量。提供集成的动态相位调整p a ) 功能。 s t r a t i xg x 器件的结构框图如图2 2 所示。 2 2 2 逻辑单元( l e ) 图2 - 2s t r a t i xg x 的结构框图 逻辑单元( 1 0 9 i ce l e m e n t ，l e ) 是s t r a t i xg x 器件的最小逻辑单元。每个l e 包含一个四输入的查找表( u j t ) ，能够实现四变量的任意函数。另外，每个l e 包含一个可编程的寄存器和有着进位选择能力的进位链。每个l e 能够驱动的连 接有本地连接、行互连、列互连、l u t 进位链、寄存器链和直接互连。l e 的结 构框图如图2 3 所示。 每个l e 的可编程寄存器可以配置成d 、t 、j k 或者s r 寄存器。每个寄存器有 数据、异步置位、时钟、时钟使能和清零等信号线。全局信号、通用i o 引脚或 者内部逻辑可以驱动寄存器的时钟和清零信号。通用i 0 引脚或者内部逻辑可以 驱动时钟使能、预置、异步置位和异步数据信号线。当用于组合逻辑时，将寄存 8 第二章f p g a 与电子设计自动化技术 器旁路，u j t 直接驱动l e 的输出信号。 每个l e 有着三个分别驱动本地连接、行资源和列资源的输出。u 盯或者寄 存器的输出可以独立地驱动三个输出。两个l e 输出驱动行或者列和直接连接， 一个驱动本地互连资源。这样允许l u t 驱动一个输出的同时寄存器驱动另外一个 输出，l e 的这个特性提高了器件的利用率。另外一个特点是l e 的寄存器输出可 以反馈回到自身的l u t ，这个特性提供另外一种有效的匹配。 前一1 1 j 。“燃1 罕肇钾赫喀：嚣 n 。龇鼽1il l ll ，俨一 i 迸l 。 主主 i 彩倘 r - 一h ，一1 叫月坐 = “ 一i 童拉囊 墨rj 黔如 j ：卜叫( u r r ) f 叫m 。，口 。m 。一厂 产 妇一 ，r 2 刊主羞箍 掣叫一运i e 位l 小 一以鼻 叫、冀 圳 + 进位输出0 图2 3 s l x a t i xg x 的l e 结构 2 2 3 逻辑阵列块( l a b ) 每个l a b 由1 0 个l e 、l e 进位链、l a b 控制信号、本地连接、l u t 链和寄存 器链所组成。同一个l a b 之间的l e 信号通过本地连接相连，u j t 链为同一个l a b 内相邻的l e 的l u t 输出之间提供快速连接，寄存器链为同一个l a b 内相邻的l e 的寄存器输出提供连接通道。 2 2 4 时钟网络和锁相环 s t r a t i xg x 器件提供1 6 路专用全局时钟网络、1 6 路区域时钟网络和8 路专用快 速区域时钟网络。如图2 4 所示，这些时钟形成一个层次化的时钟结构，可以为 器件的每个区域提供高性能的高达2 2 个的时钟。s t r a t i xg x 器件被分为4 8 独立的 时钟区域。 9 蠹一 嚣 罐蓍罐= 龇 第二章f p g a 与电子设计自动化技术 全局时钟贯穿整个器件，为四个象限区域所有资源输送时钟。全局时钟网络 可以作为所有资源( l e 、i o e 、d s p 和存储器) 提供时钟。这些全局资源也可以 作为控制信号，例如时钟使能和复位信号。区域时钟网络只能驱动它们所属在的 象限，区域时钟能对本象限提供最少的抖动和延时。同时s t r a t i xg x 在每个象限 提供两个快速区域时钟。 c u t 1 1 2 】 3 町乱i f l l c l , k 盯啦 羽 i o a t 1 & 1 4 】阳 t n 埘 【) “ 1 5 l 羽 h 1 们 = _、 ，、7 d j 【0 】 弋一 c “ 1 1 u 【& 2 】、二二，r c t j 【t g () “ 7 射 i 口j 瓯帕帕j 旺耵 虻t t c l ， 7 【3 2 】 7 f 1 i 一一- 一l 一一- 一l i 一， 7 i 一，r l f 一一- 一1 - 一l l 一， r 7 l 一，r l 7 f 5 蚰，7 【7 阳j 【l o 】 6 】 ( a ) 全局时钟( b ) 区域时钟( c ) 快速区域时钟 图2 _ 4s t r a t i xg x 的时钟网络 s 仃a t i xg x 包含4 个增强型锁相环( p h a s el o c kl o o p ，p l l ) ，便于时钟的 管理，增强型锁相环的框图如图2 5 所示。利用锁相环能够很方便的进行时钟倍 频、分频、移相和延时，能够得到多相时钟。 分频倍频可犏程 计数嚣延时 图2 - 5s t r a t i xg x 增强型锁相环 l o 输入输出埋冲 籍入输出缓冲 第二章f p g a 与电子设计自动化技术 2 2 5s t r a f i xg x 中的存储器 s t r a t i xg x 中包含三种r a m ，分别是m 5 1 2 、m 4 k f f 锄m e g a r a m 。虽然这些存 储器块结构性能不一，它们都可以用于实现带有奇偶性校验的全双端口、简单双 端口和单端e r a m 、r o m 和f i f o 缓冲器。 s t r a t i xg x 中的存储器模块还支持为每个字节提供一个奇偶校验位。该奇偶 校验位，连同内部的l e 逻辑一起实现奇偶校验，保证数据的完整性。也可以利 用该奇偶校验数据存储自定义控制位。 2 2 6 输入输出单元( i o e ) s t r a t i xg x 的输入输出单元提供强大的功能，包括：专用的差分和单端i o 缓 冲，支持j t a g 边界扫描测试，驱动阻抗匹配，片内差分和单端端接电阻，输出 强度控制，三态缓冲器，可编程上拉电阻和可编程输入输出延时。 i o e 包含一个双向的i o 缓冲器、六个寄存器、一个锁存器，其结构如图2 6 所示。i o e 有两个输入寄存器( 加上一个锁存器) 、两个输出寄存器和两个输出 使能寄存器。 2 3f p g a 设计流程 图2 6s t r a t i xg x 的i o e 结构 f p g a 设计流程大体可分为设计输入、综合、功能仿真( 前仿真) 、实现、 时序仿真( 后仿真) 、配置下载等六个步骤，如图2 7 所示。下面分别介绍各个 设计步骤。 第二章f p g a 与电子设计自动化技术 2 3 1 设计输入 设计输入包括使用硬件描述语言( 玎) l ) 、状态图与原理图等输入方式。 h d l 设计方式是现今设计大规模数字集成电路的良好形式，h d l 语言描述在状态 机、控制逻辑、总线功能方面较强，使其描述的电路能特定综合器( 如f p g a e x p r e s s 或s y n p i i f y ) 作用下以具体硬件单元较好地实现；而原理图输入在顶层设 计、数据通路逻辑、手工最优化电路等方面具有图形化强、功能明确等特点。常 用的输入方式是以h d l 语言为主，原理图为辅，进行混合设计以发挥二者各自特 色。 通常，f p g a 厂商软件与第三方软件设有接口，可以把第三方设计文件导入 进行处理。如q u m u s 可以把e d i f 网表和v q m ( v e r i l o gq u a r t u sm a p p i n g f i l e ) 网表作为输入网表而直接进行布局布线，布局布线后，可再将生成的相应文件交 给第三方进行后续处理。 2 3 二z 设计综合 图2 7f p g a 设计流程 综合，就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功 耗及电路类型等，通过e d a 软件进行优化处理，获得个能满足要求的电路设计 方案。也就是将根据各种约束条件将h d l 文件综合得到一个硬件电路的实现方 案。对于综合来说，满足要求的方案可能有多个，综合器将产生一个最优的或接 近最优的结果。因此，综合的过程也就是设计目标的优化过程，最后获得的结构 与综合器的工作性能有关。 1 2 第二章f p g a 与电子设计自动化技术 2 3 3 仿真验证 设计验证包括功能与时序仿真和电路验证。仿真是指使用设计软件包对己实 现的设计进行完整测试，模拟实际环境下的工作情况。功能仿真是指仅对逻辑功 能进行测试模拟，以了解能否满足设计的要求，仿真过程没有加入时序信息，不 涉及具体器件的硬件特性；而在布局布线后，通过提取器件延迟、连线延时等时 序参数，并在此基础上进行的仿真称为时序仿真，它是接近器件实际运行的仿真。 2 3 4 设计实现 实现即利用实现工具把逻辑映射到目标器件结构的资源中，决定各种器件的 最佳布局和器件间的连线。同时生成产生f p g a 配置时的需要的位流文件。通常 可分为五个步骤：转换、映射、布局与布线、时序提取和配置。 ( 1 ) 转换：将多个设计文件进行转换并合并到一个设计库文件中。 ( 2 ) 映射：将网表中逻辑门映射成物理元素，即把逻辑设计分割到构成可 编程逻辑阵列内的可配置逻辑块与输入输出块及其它资源中的过程。 ( 3 ) 布局与布线：布局是指从映射取出定义的逻辑和输入输出块，并把它 们分配到f p g a 内部的物理位置，通常基于某种先进的算法，如最小分割、模拟 退火和一般的受力方向张弛等来完成；布线是指利用自动布线软件使用布线资源 选择路径试着完成所有的逻辑连接。因最新的设计实现工具是时序驱动的，即在 器件的布局布线期间对整个信号通道执行时序分析，因此可以使用约束条件操作 布线软件，完成设计规定的性能要求。在布局布线过程中，可同时提取时序信息 形成报告。 ( 4 ) 时序提取：产生一反标文件，供给后续的时序仿真使用。 ( 5 ) 配置：产生f p g a 配置时的需要的位流文件。 2 3 5 时序分析 在设计实现过程中，在映射后需要对器件延时和连线延时进行时序分析；而 在布局布线后，也要对实际布局布线的功能块延时和实际布线延时进行静态时序 分析。静态时序分析可以说是整个f p g a 设计中最重要的步骤，它允许设计者详 尽地分析所有关键路径并得出一个有次序的报告。静态时序分析器可以用来检查 设计的逻辑和时序，以便计算各通中性能，识别可靠的踪迹，检测建立和保持时 间的配合。 第二章f p g a 与电子设计自动化技术 2 3 6 下载验证 下载是在功能仿真与时序仿真正确的前提下，将综合布线后形成的位流下载 到具体的f p g a 芯片中，也叫芯片配置。f p g a 设计有两种配置形式：直接由计算 机经过专用下载电缆进行配置；由外围配置芯片进行上电时自动配置。因f p g a 具有掉电信息丢失的性质，因此可在验证初期使用电缆直接下载位流，如有必要 再将烧录配置芯片中。将位流文件下载到f p g a 器件内部后进行实际器件的物理 测试即为电路验证，当得到正确的验证结果后就证明了设计的正确性。电路验证 对f p g a 投片生产具有较大意义。 2 4 基于多种e d a 工具的f p g a 设计 多种e d a 工具相配合实现f p g a 设计流程图如图2 8 所示。 图2 - 8 采用多种e d a 工具实现f p g a 设计的流程图 在设计输入阶段，可以使用文本编辑器完成h d l 语言的输入，也可以利用相 应的工具以图形方式完成输入并导出对应的v h d l 或v e r i l o gh d l 格式。现在的 e d a 设计工具，可以将原理图状态转换图、及真值表等输入方式转化为h d l 文件。 从图2 8 中可以看到有三处需要仿真工具进行仿真：第一处是寄存器传输级 ( 砌几) 仿真，此级仿真是对设计的语法和基本功能进行验证( 不含时序信息) ； 第二处是针对特定的f p g a 器件的仿真，此级仿真是在综合后、实现前而进行的 功能级仿真，功能级仿真一般验证综合后是否可以得到设计者所需要的正确功 能；第三处仿真是门级仿真，此级仿真是针对门级时序进行的仿真，门级仿真体 1 4 第二章f p g a 与电予设计自动化技术 现出由于布局布线而产生的实际延时。 在综合阶段，使用综合工具应针对设计所指定的约束文件将r t l 级设计功能 实现并优化到具有相等功能且具有单元延时的基本器件中，如触发器、逻辑门等， 得到的结果是功能独立于f p g a 的网表。它不含时序信息，可作为后续的布局布 线使用。 在实际阶段，主要是布线工具利用综合后生成的e d i f 网表或v q m 文件基于 f p g a 内的基本器件进行布局布线，输出相应的v h d l 或v e r i l o gh d l 格式文件， 以便在仿真工具下进行仿真，同时生成用于芯片配置的位流文件。 2 5 硬件描述语言( h d l ) 2 5 1 h d l 简介 使用e d a 工具进行数字电路设计的前提是用形式化的方法对问题进行描述。 而h d l 就是这种形式化的描述手段，设计者可以利用这种语言来描述自己的设计 意图，然后利用e d a 工具进行模拟，自动综合到门级电路，最后用a s i c 或f p g a 实现其功能。目前这种被称为高层次设计的方法己被广泛使用。硬件描述语言发 展至今已有二十多年的历史，并已成功地应用于e d a 设计的各个阶段：综合、模 拟、验证等。至八十年后期，硬件描述语言向着统一标准化的方向发展。v h d l 和v e r i l o gh d l 以其完善的功能和多层次的描述能力，先后成为i e e e 标准 ( v h d l 1 0 7 6 1 9 8 7 ，v e r i l o gh d l 1 3 6 4 1 9 9 5 ) 。这两种语言的共同特点为：能形式 化地抽象表示电路的结构和行为；支持逻辑设计中层次与领域的描述；可借用高 级语言的精巧结构来简化电路的描述；具有电路仿真与验证机制以保证设计的正 确性；支持电路描述由高层到低层的综合转换；硬件描述与实现工艺无关；便于 文档管理；易于理解和设计重用。 v e r i l o gh d l 和v h d l 又有着各自不同的特点。v e r i l o gh d l 是从一个普通商 业公司的私有财产转化而来，迄今己有近二十年的应用历史，因而拥有广泛的设 计群体，丰富的第三方资源。一般认为v e r i l o gh d l 在系统级抽象方面比v h d l 略差，而在门级开关电路描述方面比v h d l 强。v e r i l o gh d l 较为适合系统级 ( s y s t e m ) 、算法级( a l g o r i t h m ) 、寄存器传输级( r t l ) 、门级( g a t e ) 、开关级( s w i t c h ) 设计；对于特大型的系统级设计v h d l 更为合适。本论文采用v e r i l o gh d l 作为 f p g a 设计的硬件描述语言。 2 - s 2v e r i l o gh d l 设计方法 电子系统的设计方法由过去的那种集成电路厂家提供通用芯片，整机系统用 第二章f p g a 与电子设计自动化技术 户采用这些芯片组成系统的“b o t t o m - u p ”( 自底向上) 设计方法改变为一种 “t o p d o w n ”( 自顶向下) 设计方法，如图2 9 所示。在这种新的设计方法中，由 用户对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片核心可 编程芯片实现。 图2 - 9t o p - d o w n 设计思想 在“自顶向下”的设计中，首先需要进行系统级设计，确定该系统的功能、 性能等等。接着进行结构设计，根据该系统的特点，将其分解为接口清晰、相互 关系明确、尽可能简单的子系统，得到一个总体结构。这个结构包括算术运算单 元、控制单元、数据通道、各种算法状态机等等。下一步是把结构转换成逻辑图， 即进行逻辑设计。在这一步中，希望尽可能采用规则的逻辑结构或采用自己加以 考验的逻辑单元或模块。接着就可以进行电路设计，逻辑图将进一步转换成电路 图，在很多情况下，这是需要进行硬件