（信号与信息处理专业论文）pci总线在高速数据采集中的应用.pdf

电子科技大学硕士论文 摘要 墩据采集系统是信号与信息处理系统中不可缺少的重要组成部分。在现代 雷达系统中，宽带雷达信号应用的越来越广泛，相应地，通过数字信号处理的 方法来处理超宽带雷达信号，需要高速的数据采集系统来提取信息。对于传统 雷达信号接收机，幅相一致性较差。为克服这一问题，人们考虑在中频，甚至 射频就对信号数字化，再在数字域内进行解调。同样需要高速的数据采集系统 才能满足要求。 为了将数据实时的读进计算机做处理，高速数据采集系统也对采集板和计 算机之间的接口提出了新的要求。p c i 总线是先进的计算机局部总线，它的突 出特点是数据传送速度快、兼容性强，目前已得到了广泛应用。采用p c i 接口 芯片设计实现了高速数据采集卡，实际测试结果表明采集卡功能正确，性能优 良。本文的主要内容包括： ( 1 ) 对所调试的4 0 0 m 高速数据采集电路的工作原理和实现框图做了介绍。 ( 2 ) 分析了测试软件对采集系统有效位数的测试方法及其原理，并给出了实测 数据与分析。 ( 3 ) 介绍了p c i 协议和p c i 专用接口芯片$ 5 9 2 0 。 ( 4 ) 详细介绍了自行设计的p o l 接口卡的硬件原理和w 2 0 0 0 下驱动程序的编 制。 关键词 数据采集，p c i 总线j有效位数j 阳协议，p c i 接口芯片，驱动程又 皇王型垫查兰堡主堂垡笙壅 a b s t r a c t i nr a d a rs i g n a la n di n f o r m a t i o np r o c e s s i n gs y s t e m ，d a t aa c q u i s i t i o n s y s t e m i s i n d i s p e n s a b l e a sa v e r yi m p o r t a n t u n i t i nm o d e r nr a d a r s y s t e m ，w i d e o ru l t r aw i d eb a n dr a d a rs i g n a li su s e dm o r ew i d e l y a c c o r d i n g l y ，b yu s i n gd i g i t a ls i g n a lp r o c e s s i n g ，w e n e e d h i g h s p e e d d a t aa c q u i s i t i o ns y s t e mt og e ti n f o r m a t i o n i nt r a d i t i o n a lr a d a rr e c e i v e r ， t h ec o n s i s t e n c yo fp h a s e a n d a m p l i t u d ei s i m p e r f e c t ，w h i c hl i m i tt h e p e r f o r m a n c e a c h i e v a b l ef r o m s i g n a lp r o c e s s o r s t o o v e r c o m et h i s p r o b l e m ，w et h i n k t od i g i t i z e dt h es i g n a la tm e d i u m f r e q u e n c y ，e v e nr f ， a n dt h e nd e m o d u l a t ei ti n d i g i t a l d o m a i n i nt h e s a m e ，o n l y t h e h i g h - s p e e dd a t aa c q u i s i t i o ns y s t e mc a ns a t i s f yt h er e q u i r e m e n t t op r o c e s sd a t u mr e a lt i m e ，t h ei n t e r f a c eb e t w e e nc o m p u t e ra n d h i g h s p e e dd a t aa c q u i s i t i o ns y s t e mi s ac h a l l e n g e t h ep c il o c a lb u si s s u p e r i o r i nf a s tt r a n s m i s s i o na n db e t t e r c o m p a t i b i l i t y t o d a y ，i t h a s b e c o m em o r ea n dm o r ep o p u l a r w eh a v ed e s i g n e dt h eh i g h s p e e dd a t a a c q u i s i t i o n c a r dw i t h $ 5 9 2 0 t h e t e s t i n g r e s u l t s s u g g e s t t h a tt h e f u n c t i o no ft h ep c ic a r di sc o r r e c ta n dt h ep e r f o r m a n c ei se x c e l l e n t t h em a i n t o p i c si n c l u d e di nt h i sp a p e ra r ea sf o l l o w s ： 1 t h e w o r k i n gp r i n c i p l ea n db l o c kd i a g r a mo ft h e4 0 0 m h z h i g h s p e e dd a t aa c q u i s i t i o ns y s t e mt e s t e da r ei n t r o d u c e d 2them e t h o da n d p r i n c i p l e o fe n o b t e s t i n g o fd a t a a c q u i s i t i o ns y s t e m i nt h es o f t w a r ea r e a n a l y z e d ，w i t h r e l a t i v et e s t i n gd a t aa n da n a l y s i sg i v e n 3pci p r o t o c o la n ds 5 9 2 0a r ei n t r o d u c e d 4the p r i n c i p l eo ft h ep c ic a r da n dt h ed r i v e rp r o g r a ma r e i n t r o d u c e di nd e t a jl k e y w o r d s ：d a t aa c q u i s i t i o n p c ip r o t o c o l n p c ib u se n o b d r i v e rp r o g r a m 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特n d i ：l 以标注和致谢的地 f 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：日期：年月日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：导师签名： 日期：年月目 皇! 型垫查兰堡兰堂堡丝苎 第一章引言 1 1 数据采集系统及其在雷达中的应用 1 1 1 数据采集系统概论 数据采集系统是一种应用极为广泛的模拟量测量设备，其基本任务就是测 量输入的物理信号。它将模拟量采集、转换成数字量后，再送入计算机或相应 的信号处理系统，根据不同的需要进行相应的计算和处理、得出所需的数据。 同时，还可以用计算机将得到的数据进行存储、显示或打印，以实现对某些物 理量的监视，其中一部分数据还将被用做生产过程中的反馈控制量。 计算机总线扩展技术使得基于计算机的数据采集技术迅速得到应用，基于 p c 机的数据采集系统是目前应用最为广泛的数据采集系统之一，不但广泛应用 于电力设备监控、遥测遥感等测控领域，在雷达、通讯、地质、医药器械等领 域中也有着重要的应用。它们均是首先由数据采集系统得到数字序列，然后再由 高速处理系统进行实时处理或由微型计算机进行事后处理。在数据采集系统中， 数据采集板完成信号的获取、采集和控制，总线接口卡完成采集板和计算机之 间高速的数据传输及其相应的控制，p c 机完成信号的处理、存储与显示功能， 测试软件可以根据用户的不同需要定制不同的测量功能，在统一的硬件平台上 实现不同的测试功能。基于p c 机的数据采集系统的结构图如1 - 1 所示。 图1 - 1 基于计算机的数据采集系统结构图 一个数据采集硬件平台加上灵活可变的测试软件就成为了具有不同测试 功能的测试仪器。一般来说，数据采集系统性能由两个重要的指标反映，一是 曼三! ! 垫查兰堡主! 丝丝兰一 有效位数，有效位数越离，精度就越赢，但这同时肘被溯系统的噪声的要求也 非常高。另个衡量指标是采集速率，即采集通道单位时间内所采集的数据个 数。理论和实践均表明，采集速率与采集精确度是对矛盾，采集速率增加会 造成采集精度下降，导致抗干扰能力下降和随机误差变大。有效位数随通道采 集速率变化的典型特性如图1 2 所示。 籁 划 较 扭 采集速率 图1 - 2 有效位数与采样速率的关系 1 2 雷达接收祝对数据采集的要求 数据采集，尤其是高速数据采集，除了具有测试的功能以外，它在雷达系 统中也有着广阔的应用前景。现代雷达接收机的发展方向是尽可能地将数据采 集推向射频，这是因为大多数雷达为了保存信号的相位信息多采用双信道的采 集方式，但双路幅相不致将带来镜频抑制性较差的问题。如图1 3 所示，模 拟混频正交解调由于两路模拟乘法器，低通滤波器难以达到一致，造成i , q 通 道间幅度不平衡、相位正交误差较大。基于数字信号处理的特点，人们尝试在 数字域分离1 、q 信号，以克服传统双信道的缺点。如图l - 4 ，同模拟i o 正交 解调相比，数字彰q 不仅省掉了一个a d c ，更为重要的是没有零漂的影响，两 个支路的乘法器、滤波其性能也可能完全做到致，因此有效地提高了镜像抑 制比。且数字滤波的性能也高于模拟滤波器。因此，在中频、甚至射频上对输 入信号数字化使高速数据采集系统的研制具有重要的意义。 电子科技大学硕士学位论文 图1 - 3模拟混频正交解调 寸耐 i ( n 1 q ( n ) i ( n ) q ( n ) 图i - 4 直接中频采样与数字i q 正交解调 超宽带雷达信号在现代雷达中的应用也越来越广泛，其信息提取亦可采用 高速数据采集系统实现。 1 2 采集控制方式的讨论 模拟信号的采集控制方式有以下四种 1 - 无条件采样 无条件采集是指一旦c p u 发出采集命令，就开始连续采集数据，直到将一 段模拟信号全部采集完为止，中间不必查询采集状态，也无须控制信号的介入。 皇王型垫查兰婴圭堂焦堡苎一 因而这种方式的软件和硬件设计最简单。 2 条件采样 条件采样是指采样过程是受控的。常用的控制方式有查询方式、中断方式和 d m a 方式。 f 1 ) 程序查询方式 当采集系统实时性不高时，可以采用程序查询方式进行巡回采样。 查询是指采集过程中，c p u 不断询问a d 转换器的状态，了解a d 转换 是否结束。这种控制方式的优点在于硬件少，编程简单；缺点是程序查询要浪 费c p u 的时间，效率不高。为了提高c p u 的工作效率，可以采用中断控制方 式进行数据采集。 ( 2 ) 中断控制方式 当a d 转换结束时，a d 转换器通过接口向c p u 发出中断请求，请求读 取转换结果。在采集进行中c p u 可以处理其它的事情，因而使用效率大大提高 了。 ( 3 ) 直接存储器存取( d m a ) 方式 与上述两种控制方式不同，d m a 方式是由硬件控制数据传送。使用中断 方式控制数据采集，虽然大大提高了c p u 的使用效率，但采集过程仍然受控于 c p u ，数据的传送速率必然要受到程序执行时间等因素的限制而不能进一步提 高。相反，d m a 方式采集数据时，数据直接在外部设备和存储器之间传送， 无需c p u 的干涉，因而传送速率和效率进一步提高了。但是硬件的复杂程度也 相应提高。d m a 方式常用于高速数据采集系统。 1 3 作者的主要工作及其论文的组织 作者参加了4 0 0 m h z 高速数据采集系统的研制，主要工作包括： 1 完成了基于p c i 总线的测控终端的接口硬件设计并实现； 2 在v i s u a lc + + 环境下完成了数据采集系统的显示软件： 3 在v i s u a lc + + 环境和w i n d r i v e r 环境开发w i n 2 0 0 0 下的驱动程序； 4 电子科技大学硕士学位论文 4 对4 0 0 m h z 高速数据采集系统做了实验分析。 本论文的组织结构如下： 第一章概述了数据采集系统的软硬件构成及其用途和意义； 第二章阐述了数据采集系统的相关理论及其高速数据采集电路的实现； 第三章介绍了a d 有效位数评估的方法及其相关理论； 第四章介绍了p c i 技术和p c i 专用接口芯片$ 5 9 2 0 ；阐述了脉冲压缩基本原理 及其线性调频信号的测试与处理： 第五章描述了数据采集显示测控接口硬件的实现及驱动程序的实现。 第六章描述了对4 0 0 兆高速数据采集系统的测试结果。 第七章结论。 电子科技大学硕士学位论文 第二章高速数据采集电路 2 1 数据采集基本理论 “数据采集”是指将各种模拟量进行采集、转换成数字量，再进行存储、 处理、显示或打印的过程。相应的系统称为数据采集系统。 数据采集的基本理论包括采样定理、量化与量化误差、编码、数据采集的 有效位数等。下面分别加以讨论。 2 1 1 数据采集过程 连续的模拟信号x ( t ) ，按一定时间间隔t s 采样得到离散时间信号x ，( n t 。) ， 再经过量化变为量化信号x 。( n t 。) ，最后编码转换为数字信号x ( n ) 。以上转换过 程可以用图2 一i 来表示。 对于高速a d ，由于采样过程并不是理想的，保持电路可能会存在着孔径 效应而影响编码及其最终数据的可靠性。为此设计高速数据采集电路宜选用宽 带a d 。 in*tntx x s ( 。) l 圈 x 。( 。) 上 田 ( n )l x ( t ) x s ( n t 。) x 。( n t 0 x ( n ) 图2 1 数据采集过程 丛- t ：笸二王 苣蓑鲨匪鎏奎 电子科技大学硕士学位论文 2 1 2 采样 采样定理指出，对一个具有有限频谱x ( f ) 的连续信号x ( t ) 进行采样， 当采样频率为f 。2 l ，( k ，为信号的最高频率) 时，由采样得到的采样信号 x 。( n t 。) 能无失真地恢复原来的信号x ( t ) ，即： x ( o = ，仍瓦) s i n 乏( 卜】 弘i ) 式( 2 - - 1 ) 为满足采样定理时，恢复原始信号的采样内插公式。当然，实践中 不可能通过计算内插公式恢复信息，这样各点计算量太大。实践工程中常通过 一个d a 变换器加低通滤波器恢复原来的信息如图2 - - 2 所示： x ( n ) x ( t ) 2 1 2 量化与量化误差 图2 2 1 量化 量化就是把采样信号的幅值与量化单位比较。 量化单位q 定义为量化器满量程电压f s r ( f u l ls c a l er a n g e ) 与2 n 比 f s r q 2 i f( 2 - 2 ) 其中n 是量化器的位数。显然，量化器的位数越多，量化单位越小，a d 的精 度就越高。 电子科技大学硕士学位论义 在实际电路中，量化和编码是同时进行的。编码是把量化信号的电平用数 字代码表示出来，最常用的编码形式是二进制编码。 2 量化方法 ( i ) “只舍不入”的量化 所谓“只舍不入”量化，是指信号幅度小于量化单位的部分，一律舍去。 如图2 - 3 ( a ) 所示。 当o 。( n e ) q 时，墨 ) 2 0 ；当q 只0 正) 2 q 时，五z ) = q ； 等等。 、 6 q l 一一一一一 5 q l 一一，：。：。： 2 q r ： o 图2 - 3 ( a ) “只舍不入”量化过程 ( 2 ) “有舍有入”的量化 “有舍有入”的量化是将采样信号幅值与量化电平相比较，如果它们的差 值小于q 2 ，则将这部分舍去，若大子或等于q 2 ，则将这部分计入。如图2 - 3 ( b ) 所示 n 图2 - 3 ( b ) “有舍有入”量化过程 电子科技大学硕士学位论文 当o z ，t ) q 2 时，0 z ) 2 0 ；当q 2 2 5 m h z 相关采样不同采样点数的有效位数测试结果 采样点( )1 0 2 42 0 4 84 0 9 6 8 1 9 21 6 3 8 4 3 2 7 6 8 s n r ( d b ) 4 4 8 3 34 4 8 4 64 5 2 0 1 4 5 3 6 l4 5 4 5 9 4 5 5 6 6 e n o b ( b i t ) 7 2 6 67 2 6 87 3 2 7 7 3 5 47 3 7 0 7 3 8 8 从表二可以看出，有效位数随着的增加而增大。这是因为随者采样 点数的增加，截断窗的周期越长，窗函数在频域的能量越集中，信号在 主峰的频谱泄漏也就越小。 ( 2 ) 输入信号源的峰峰值为2 9 0 m v ，频率为1 0 0 m ，时钟频率为4 0 0 m ，采 样点数为3 2 k 。 表3 - 31 4 0 0 m h z 一 1 0 0 m h z 相关采样有效位数测试结果 第一次第二次 第三次 第四次 第五次 s n r ( d b ) 3 3 7 5 43 3 7 8 8 3 4 0 9 73 4 0 3 2 3 3 8 5 8 e n o b 6 1 0 16 1 0 6 6 15 7 6 1 4 7 6 1 18 下面我们通过本套数据采集系统的显示与测控软件对2 5 m 信号采集波 形进行分析，其采样波形显示如图3 - 4 ： 电子科技大学硕士学位论文 图3 - 42 5 m h z 信号1 0 0 m h z 时钟相关采样波 如图所示，每个周期采四个点，由于是相关采样，信号和时钟都由 l e c r o yl w 4 2 0 a 提供。在编辑信号与时钟波形时，设置初始相位 仍2 仍= 0 ；一个周期刚好可以采到两个峰值。使输入信号接近a d 的 满程输入。 电子科技大学硕士学位论文 3 4 小结 本章介绍了a d 有效位数的评估方法及其有关的理论，并基于系 统的波形显示及测控软件对4 0 0 m 高速数据采集系统的有效位数进行 了测试与分析。 电子科技大学硕士学位论文 第四章p c i 技术及p c i 专用芯片 4 1p c i 技术简介 4 1 1 概述 采用总线结构是微型计算机系统最显著的特点之一。随着计算机技术的不 断发展，微型计算机的体系结构发生了很大变化，要求有高速的总线来传输数 据。从而出现了多总线结构。在多总线结构中，局部总线( l o c a lb u s ) 的发展最 令人瞩目。局部总线是指来自处理器的延伸总线，与处理器同步操作。外部设 备如果直接挂到局部总线上，就能以c p u 的速度运行。 p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o r m e c t ) 意为“外部设备互连”，i n t e l 公司于 1 9 9 1 年提出了p c i 总线的概念，随后与i b m 、c o m p a q 等1 0 0 多家公司于1 9 9 3 年提出了p c i 总线标准，目前p c i 规范已经修订到2 2 版本。 p c i 总线是一种高性能局部总线，可同时支持多组外围设备，不受制于处 理器，它为中央处理器及高速外围设备提供内部连接机构，数据总线3 2 位或 6 4 位，最大数据传输率为1 3 2 m b s 或2 6 4 m b s 。 4 1 2p c i 总线结构 p c i 总线结构如图2 - 1 所示，从图中可以看出到，微处理器、高速缓存 ( c a c h e ) 、系统内存( d r a m ) 通过p c i 桥连接到p c i 总线上，该桥提供了一个低 延迟的访问通路，使微处理器能够访问通过它映射到寄存器或i 0 空间的p c 设备；也提供了使p c i 主设备访问系统内存的高速通路；p c i 桥还具有数据缓 存功能，使c p u 可以与p c i 总线上的设备并行工作。 扩展总线桥的设置是为了能在p c i 总线上接出一条标准y o 扩展总线，如 i s a 、e i s a 或m c a 总线，从而可继续使用现有的i 0 设备。 4 1 3 p c i 总线操作 在一个p c i 应用系统中，如果某设备取得了总线控制权，就称其为“主设备”； 而被主设备选中以进行通信的设备成为“从设备”或“目标节点”。对于相应的 接口信号线，通常分为必备的和可选的两大类。p c i 接口要求作为目标的设备 皇王童! 垫查兰堡主堂垡墼 至少需要4 7 条引脚，若作为主设备至少需要4 9 条引脚。利用这些信号线便可 处理数据、地址、实现接口控制、仲裁及系统功能。 图4 - lp c i 系统结构图 1 p c i 总线命令 p c i 总线传输采用命令驱动方式，总线命令的作用是用来规定主、从设备 之间的传输类型，它出现于地址期的c b e 3 ：0 # 上。p c i 总线命令表如表2 1 所示。 c b e 3 ：o 】挣 命令类型 c b e 3 ：0 # 命令类型 c b e 3 ：0 #命令类型 0 0 0 0 0中断应答0 1 1 0存储器读1 1 0 0存储器多行读 0 0 0 1特殊周期0 1 1 l存储器写i l o i职地址周期 0 0 1 0i 幻读1 0 0 0保留1 1 1 0 存储器一次读 0 0 1 1i o 写1 0 0 1保留1 1 1 1 存储器写无效 0 1 0 0保留1 0 1 0配置读 0 1 0 l保留1 0 1 l配置写 表4 - ip c i 总线命令 2 7 电子科技大学硕士学位论文 2 p c i 总线协议 p c i 总线的传输机制是突发成组传输，个突发分组由一个地址期和一个 或多个数据期组成。p c i 支持存取器空间的突发传输，可以将多次存储器访问 合并为一次传输。只要处理机发出的连续双字读( 或写) 所隐含的地址是连续的， 那么主桥路就可以把它们组合成突发数据。 主桥不能把顺序的i o 访问合并为一个突发的访问或单个的p c i 访问，因 此它们一般只有一个数据期。 3 p c i 总线的传输控制 p c i 总线上所有的数据传输是由以下三条信号线控制的： f r a m e # 由主设备驱动，指明一个数据传输的起始和结束。 i r d y # 由主设备驱动，允许插入等待周期。 t r d y 由从设备驱动，允许插入等待周期。 当数据有效时，数据资源需要无条件设置x r d y 信号( 写操作为i r d y # ，读 操作为t r d y # ) 。接收方可以在适当的时间发出它的x d r y # 信号f r a m e # 信号 有效后第一个时钟前沿是地址期的开始，此时传送地址信息和总线命令。下 个时钟前沿开始一个或多个数据期。当i r d y # 和t r d y # 同时有效时，所对应 的时钟前沿就使数据在主从设备之间传送，在此期间，可由主设备或从设备分 别利用i r d y # 和t r d y # 的无效而插入等待周期。 当最后一次传送数据时，主设备应撤消f r a m e # 信号，建立i r d y # 信号， 表明主设备已经做好准备进行最后一次数据传输，等到从设备发出t r d y # 信号 后，就说明最后一次数据传输已经完成，f r a m e # 信号和i r d y # 信号均撤消， 接口回到了空闲状态。 4 p c i 的编址 p c i 总线上定义了三个物理地址空间：内存地址空间、i 0 地址空间和配置 地址空间。前两个地址空间是微机都有的，配置地址空间用以支持p c i 的硬件 配置。存储器和i o 地址空间为全3 2 位地址，在配置地址空间，由a d 7 ：2 1 寻 址6 4 个双字寄存器。 4 1 4 p c i 配置寄存器空间 p c i 规范规定任何p c i 设备必须实现一定数目的配置寄存器，以提供必要 的配置信息，便于系统为该设备进行配置，p c i 规范采用这种配置的目的在于 提供套既满足于现行系统又便于扩充的配置机构。 电子科技大学硕士学位论文 1 配置空间的组织 p c i 配置寄存器映射至l j p c i 配置地址空间，通过a d 7 ：2 地址信号编码访问。 配置空间是一个容量为2 5 6 字节的地址空间，分为头标区与设备相关区两部分。 头标区长度为6 4 字节，安排在配置地址空间的最前面，如表2 - 2 所示，每个 p c i 设备都必须支持头标区的寄存器。设备相关区安排在配置地址空间的 6 4 2 5 5 字节处，该区不是必须的，各个设备根据自己的需要进行定义。所有多 字节的p c 寄存器遵循低位在前，高位在后的排列顺序。 设备识别 j供应商识别 状态 命令 分类代码 版本号 宣鱼旦型鲨l 茎堡耋型f 堑堕生塑 堡查查尘 基址寄存器0 基址寄存器1 基址寄存器2 基址寄存器3 基址寄存器4 基址寄存器5 保留 保留 至丕笙塑型j子系统供应商识别 扩展r o m 基址寄存器 保留 保留 丝垒垫丝：! 坚型! 塑!l 中蜥引脚l 中断线 2 配置空间的功能 ( 1 ) 设备识别 表4 - 2 p c i 配置寄存器 皇王型垫查堂堡圭堂堡笙苎 一 一一一 在头标区有5 个字段涉及设备的识别。所有的p c i 设备必须实现这些字段， 配置软件利用它们就能确定在p c 总线上有什么样的可用设备。这些寄存器都 是只读寄存器。 供应商识别字段( v e n d e r1 d ) 标明设备的制造商。 设备识别字段( d e v i c ei d ) 表明特定设备。 版本号识别字段( r v i s i o ni d ) 指定设备特有的修改识别代码。 头标类型字段( h e a d e rr i e ) 指出设备是否包含多功能。 分类代码字段( c l a s sc o d e ) 标明设备的总体功能和特定的据存器编程接口。 ( 2 ) 基址寄存器 p c i 设备可以在地址空间中浮动是p c i 总线的最重要的功能之一。能够简 化设备的配置过程。r o mb i o s 在引导操作系统之前必须建立一个统一的地址 映射，通过基址寄存器来获得p c i 设备的内存或i 0 请求，从而在系统资源中 分配合理的地址空间。 基址寄存器的b i t o 用来决定设备申请的是存储器空间还是v o 空间，为0 表示存储器空间，为1 表示i o 空间。r o mb i o s 通过向基址寄存器中写全1 后读回，就可确定设备需要多大的地址空间。当b i o s 在基址寄存器中为该设 备分配好空间后，就把物理地址写回到寄存器中，这样设备驱动程序就可以从 中获取物理地址，如果采用w i n 3 2 应用程序，就需要在驱动程序中把内存地址 转换成线性地址才能给应用程序使用，i o 地址可以直接使用。b i o s 总是把起 始地址分配到所需空间大小的整数倍边界上，比如对6 4 k 的内存区，b i o s 为其 分配的起始地址肯定在6 4 k 的整数倍边界上。 ( 3 ) 其他寄存器 中断线寄存器( i n t e m l p tl i n e ) 是用来报告中断线的连接情况，对于x 8 6 兼容 p c ，这个寄存器的值与标准8 2 5 9 配置中的m q 编号( o 】5 ) 对应，2 5 5 表示没有 连接到中断控制器，1 5 2 5 5 之间的值保留。 中断引脚寄存器( i n t e m i p tp i n ) 表示设备使用了哪个中断线，值1 , - 4 分别对 应于i n t a # m n t d # 。如果设备没有使用中断线，则必须将该寄存器清0 。 电子科技大学硕士学位论文 3 配置周期 系统必须提供由软件产生p c i 配置周期的机制。在系统的i o 空间分配了 两个双字寄存器单元。第一个单元地址为0 x c f s h ，称其为配置地址寄存器： 第二个单元地址为0 x c f c h ，称为配置数据寄存器。 配置地址寄存器为3 2 位，格式如下： 图4 - 3 配冒地址寄存器格式 其中，位3 i 是使能位，为1 表示允许将对该寄存器的访问变成p c i 总线上 的配置周期，为0 时禁止；为3 0 2 4 为保留位；位2 3 1 6 为总线号，位】5 1 1 为设备号，这两个编号都是由系统分配的，驱动程序必须通过遍历查询才能获 得某一个设备的总线号和设备号；位1 0 8 为功能号，用来选择多功能设备的某 个功能，单功能设备的功能号为o ：位7 2 用来选中p a 配置寄存器的某一个 寄存器。 4 2 使用p c i 专用芯片设计p c i 产品 局部总线特别是p c i 总线的发展，打破了p c 数据传送瓶颈，将外设从i o 总线移下来，使它们更接近系统处理器，从而提高了与处理器之间的传送速度。 但是，由于p c i 协议相当复杂，设计时会遇到一定的困难，为了解决这一问题， 许多元器件制造商退出了p c i 专用接口芯片，使设计者从冗繁的协议中解放出 来，专心于特定任务的实现。 我们使用了a m c c 公司的p c i 接口芯片$ 5 9 2 0 。 4 2 1s 5 9 2 0 的功能模块 $ 5 9 2 0 是功能较强的p c i 接口芯片，与p c i 2 2 规范完全兼容，但它只能 作为p c i 从设备使用。$ 5 9 2 0 内部功能模块如图2 - 4 所示。 图可见，$ 5 9 2 0 在其内部提供了3 个物理总线接口：p c i 总线接口、用户 总线接口和非易失性存储器接口；另外，还提供了两个数据传送通道： 皇三型垫查兰堡主兰垡笙皇 一 p a s s t h r u 通道和邮箱寄存器；$ 5 9 2 0 还包括三组寄存器：p c i 配置寄存器、 p c i 操作寄存器和用户操作寄存器。 叼 9 总 线 p c i 配置 寄存蒜 p c i 总线 接口逻辑 串行读写 控制 f ，a s s t h r u 数据寄存器 p a s s t h r u 地址寄存瓣 邮箱寄存器 操作1 状态 寄存器 $ 5 9 2 0 用户总线 接口逻辑 串行读写 控制 串行e e r o m 图4 - 4s 5 9 2 0 功能框图 j ； j 户 总 线 1 总线接口 p c 总线接口定义了$ 5 9 2 0 的全部p c i 信号线，只要把它们与p c i 插槽的 相应管脚连接起来即可，但必须符合p c i 规范的电气特性。 用户总线接口提供了用户设计与$ 5 9 2 0 的连接方法，用户总线可以是8 位、 1 6 位或者3 2 位宽度，可以与$ 5 9 2 0 通过p a s s t h r u 通道或邮箱寄存器传送 数据或命令。 非易失性存储器用来在系统上电时配黄$ 5 9 2 0 内部寄存器，非易失性存储 器是串行e e r o m ，容量从1 2 8 字节到2 0 4 8 字节，它与$ 5 9 2 0 的接口如图4 - 5 所示。 图4 - 5 串行n v 存储器与5 9 2 0 接口 电子科技大学硕士学位论文 2 内部寄存器 ( 1 ) p c i 配置寄存器 $ 5 9 2 0 在芯片内部实现了p c i 配置寄存器的头标区共6 4 字节的所有寄存 器，其中设备识别( d i d ) 、供应商识别( v i d ) 分别是5 9 2 0 和1 0 e 8 ；基址寄存器0 中存放的是p c i 操作寄存器的基地址，对某个p c i 操作寄存器寻址就是此基地 址加上它在寄存器组中的偏移量；基址寄存器1 4 中存放的是内存空间或i 0 空间的首地址。 ( 2 ) p c i 操作寄存器 p c i 操作寄存器可以映射到存储器空间或i o 空间，是p c i 总线与用户总 线通讯的主要通道之一，对它们的访问是从p c i 方向进行的。 p c i 操作寄存器包括6 个双字寄存器：输出邮箱寄存器( 0 m b ) 、输入邮箱 寄存器( i m b ) 、邮箱状态寄存器( m b e f ) 、中断控制状态寄存器( i n t c s r ) 、复位 控制寄存器( r c r ) 和p a s s - - t h r u 配置寄存器( p t c r ) 。 ( 3 ) 用户操作寄存器 用户操作寄存器包含用户总线接口的数据、控制和状态信息，用户接口使 用片选信号s e l e c t # 和读写选通信号r d # 、w 础实现对它们的访问，用户总 线通过a d d i n t # 向5 9 2 0 发出中断申请。这些寄存器也是实现用户总线与p c i 总线通讯的主要 式如图4 - 6 所示 。用户操作寄存器的操作方 用 户 总 线 图4 - 6 $ 5 9 2 0 用户操作寄存器访问逻辑 璺至型垫奎兰堡主兰垡堕兰 一 用户总线寄存器包括8 个双字寄存器：输入邮箱寄存器( a l m b ) 、输出邮箱 寄存器( a o m b ) 、p a s s t h r u 地址寄存器( a p t a ) 、p a s s t h r u 数据寄存器 ( a p t d ) 、邮箱状态寄存器( a m b e f ) 、中断控制状态寄存器( a i n t ) 、复位控制寄 存器( a r c r ) 、p a s s t h r u 配置寄存器( a p t c r ) 。 用户操作寄存器和p c i 操作寄存器有些是重复的，即从两个方向访问是同 一个寄存器。 4 2 2 s 5 9 2 0 邮箱操作时序 $ 5 9 2 0 的邮箱寄存器用来在外加总线和p c i 总线之间传送命令或状态信息， 可以从p c i 总线和用户总线两个方向来访问。 图4 7m d 7 ：0 硬件访问方式操作时序 除了上述访问邮箱寄存器的方法外，$ 5 9 2 0 还为3 号邮箱提供了一种硬件 直接访问的方法，在用户总线用a d 7 ：0 分别对应3 号邮箱的各位，具体a d 7 ：0 1 是输入信号还是输出信号由m d m o d 酣l o a d # 控制。图4 7 示出了时序关系， 当l o a d # 为高，m d 7 ：0 对应o m b 3 的各位，即图中输出；当l o a d # 为低， 对应a i m b 3 的各位，即输入。在我们的设计中将其设置为输出模式，通过译 码，产生复位，出发等一些列命令。 4 2 3 s 5 9 2 0 p a s s - - t h r u 操作时序 $ 5 9 2 0 提供了四个p a s s - t h r u 区供用户使用。p a s s t h r u 区l 4 分别通 过p c i 基址寄存器1 4 映射到主机内存空间或i 0 空间中，每一个内存区最大 容量最大可以5 1 2 m 字节，i 0 区最大容量可达2 5 6 字节；每个区域可单独定义 成8 位、1 6 位、或3 2 位数据宽度；每个区域同时支持单字节传送或突发传送。 卸 旭 k 磷 删 纂一一 m 僦 姒 电子科技大学硕士学位论文 数据既可以通过p a s s t h r u 寄存器直接传送，也可以再通过两个深度为 3 2 字节的f i f o 缓冲区传送，其中一个f i f o 用于p c i 读，另一个用于p c i 写， 使用f i f o 可以提高数据吞吐率。 $ 5 9 2 0 支持每个p a s s t h r u 区的操作以主动方式或被动方式进行，由 p t m o d e # 控制，当p t m o d e # 为1 ，p a s s t h r u 将以被动方式进行；反之，0 时，主动方式进行。所谓“被动方式”，是指数据传送是由用户发起的，用户使 用s e l e c t # 、r d # 、w r # 、a d 6 ：2 1 、p t r d y # 信号通知5 9 2 0 它希望开始数据 传送；所谓主动方式，是指数据传送由5 9 2 0 控制的，当5 9 2 0 给出低电平的 p t a t n # 时，就开始传送数据。主动方式的时序控制要比被动方式简单。 不同的p a s s t h r u 方式、不同的总线宽度、突发或单周期传送数据以及 p c i 读操作或p c i 写操作，这些条件加在一起，构成了5 9 2 0 复杂的p a s s t h r u 操作时序。在我们的系统中，当数据采集卡的f i f o 满后触发中断，5 9 2 0 将以 1 6 位、主动突发方式把数据读到系统内存中，因此下面将只讨论这种方式的时 序，如图4 _ 8 所示。 图中各个控制信号的变化是与用户时钟a d c l k 同步的，a d c l k 可以与 $ 5 9 2 0 的p c i 时钟同步，也可以采用自己的时钟，最高频率为4 0 m h z 。 $ 5 9 2 0 在p t a t n # 信号有效后就开始传送数据；在数据传输的开始，如果 p t a d r # 有效，$ 5 9 2 0 就把p a s s t h r u 地址送到d q 总线上，用户就可以锁存 地址；如果该信号无效，表示用户不需要p a s s t h r u 地址，$ 5 9 2 0 就直接进入 数据周期。 p t b u r s t # 信号表明此时的数据传送是突发方式还是单周期方式，如果为 0 ，表示是突发传送；为1 ，则表示是单周期传送。 p t n u m 0 ：i 信号用于选择四个p a s s t h r u 区，0 0 选择p a s s t h r u 区1 ， 0 1 选择p a s s - t h r u 区2 ，1 0 选择p a s s t h r u 区3 ，1 1 选择p a s s t h r u 区4 。 p t b e 3 ：0 # 是字节有效信号，分别对应3 2 位数据总线的4 个字节，表示当 前的数据传送该字节是否有效。p t b e 3 ：o ) b0 0 0 0 时表示四个字节全部有效。 在主动方式下，d x f r # 信号由5 9 2 0 发出，在d x f r 有效期间5 9 2 0 与用户 总线进行数据传送，p t w r 为0 表示此时是p c i 读周期，如果p t ，a i 件信号有 皇王至! 塾查堂堡主兰壁垒苎 效，则d x f r # 必须维持无效直到p t w a l t # 变为无效为止。 a d c l k p t a 丁n # p t b u r s t # p t n u m 拌 p t w r d x f r 群 d 0 1 5 ：0 厂 厂 厂 厂 厂 广 、 、厂一 二汇至二二二二k ! 二 、 、厂_ 、一厂 二) 双二 哑 图4 - 8 $ 5 9 2 01 6 位、主动方式、插入一个等待周期突发读时序 4 2 4 小结 本章简要讨论了p c i 协议以及p c i 接口芯片s 5 9 2 0 。p c i 总线是一种先进 的局部总线，目前越来越多的产品设计采用p c i 总线技术，但p c i 总线规范相 当复杂，直接设计很困难；p c i 接口芯片的出现个改变了这一状况，使得用户 设计可以很容易地与p c i 总线接口。$ 5 9 2 0 是功能较强地p c i 专用接口芯片， 在使用$ 5 9 2 0 进行设计时，它的配置寄存器、操作寄存器、邮箱以及p a s s t h r u 操作是实现用户总线与p c i 总线之间数据传输的关键。 皇至型垫奎兰堡主兰篁竺皇二一 第五章基于p c i 总线的数据采集卡软硬件系统实现 5 1 概述 随着微处理机性能不断提高，人们对i o 带宽提出了新的要求，原有的i s a 、 e i s a 等总线已经不能胜任现代数据采集的要求。而基于p c i 总线的高速数据采 集技术得到了长足发展，特别是在雷达数据大容量、实时性采集中，得到了越 来越广泛的应用。 从现有的技