数字电子技术_第二章.ppt

1,第二章 逻辑门电路,2-1 概述,2-2 二极管、三极管开关等效电路,2-3 最简单的与、或、非门电路,2-4 TTL门电路,2-5 CMOS门电路,2,2-1 概述,门电路,正、负逻辑,3,逻辑门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路统称为 门电路 基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等 逻辑1和0： 电子电路中用高、低电平来表示 正、负逻辑：,4,获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态,单开关电路,互补开关电路,5,2-2二极管、三极管开关等效电路,二极管开关等效电路,三极管开关等效电路,6,开关闭合,当VaVb时，D导通,开关断开,当VaVb时,D截止,当Vb为高电平VIH时，T饱和,当Vb为低电平VIL时，T截止,开关闭合,开关断开,一、二极管开关等效电路（理想情况下）,二、 三极管开关等效电路（理想情况下）,NPN型,7,2-3 最简单的与、或、非门电路,二极管与门,二极管或门,三极管非门,其他门电路,8,一、 二极管与门,2. 工作原理,Da Db,VY,Va Vb,0 0 0 3v 3v 0 3v 3v,3. 真值表（状态表）,4. 输出函数式,Y=AB,5. 逻辑符号,&,Y,导通,导通,导通,导通,导通,导通,截止,截止,0.7V,0.7V,0.7V,3.7v,AB,1. 电路组成（以二输入为例）,+VCC,R,A,B,Y,Da,Db,设：VCC=5V，,VIH=3v,VIL=0v,二极管正向压降0.7V。,9,二极管与门的缺点1： 输入和输出的电平相差一个二极管的导通压降，易使下级电路发生信号高低电平的偏移,0.7V,1.4V,2.1V,输入低电平0V,经过三极与门的移位，使输出的低电平达到2.1V。输出和输入电平相差很大，会造成逻辑功能紊乱。,多级二极管与门联接造成输出电平偏移：,10,二极管与门的缺点2： 输出端对地接上负载电阻时，有时会影响输出的高电平,+VCC,R1,A,B,Y,Da,Db,R2,Vcc=5v,R1=10k,R2=0.1K Vy输出变化 ？ Vy=0.5V Da,Db不导通 与门失效,11,1。 电路组成(以二输入为例),2。 工作原理,Va Vb 0 0 0 3v 3v 0 3v 3v,3。真值表,4.输出函数式,Y=A+B,5。逻辑符号,截止,截止,截止,截止,导通,导通,导通,导通,Da Db,VY,2.3v,2.3v,2.3v,Y,AB,1,0,二、 二极管或门,12,二极管或门同样存在着输出电平的偏移问题,13,Vcc,3. 真值表,A 0 1,Y 1 0,4.输出函数式,5.逻辑符号,2.工作原理,注：为了保证在输入低电平时三极 管可靠截止，常将电路接成上图形式。由于接入了负电源VEE，即使输入低电平信号稍大于零，也能使三极管的基 极为负电位，使三极管可靠截止，输出为高电平。,1。电路原理图,Ua,0,3v,T,截止,饱和,UY,0,三、 三极管非门,14,反相器的优点是：没有电平偏移，抗干扰能力和带负载能力都比较强。 因此：曾经将二极管门和三极管反相器连接起来就构成与非门及或非门，现在已经不再采用。,15,四、其它门电路,一、 其它门电路,其它门电路有与非门、或非门、同或门、异或门等等。,二、 门电路的“封锁”和“打开”问题,当C=1时，Y=AB.1=AB,与门打开，与功能成立。,当C=0时，Y=AB.0=0,与门封锁，与门不能工作。,当C=1时，Y=A+B+1=1,或门封锁，或门不能工作。,当C=0时，Y=A+B+0=A+B,或门打开，或功能成立。,能“打开”或者“封锁”门电路的信号叫“控制信号”。,控制信号的输入端叫“控制端”，或“使能端”。,与门、与非门可用“0”封锁，用“1”打开；,或门、或非门可用“1”封锁，用“0”打开；,16,2-4 TTL门电路,TTL反相器（非门）,TTL反相器的静态输入和输出特性,TTL与非门,集电极开路的门电路（OC门）,三态输出门电路,TTL的历史,17,内容概述,双极型集成逻辑门,MOS集成逻辑门,按器件类型分,按集成度分,SSI（100以下个等效门）,MSI（103个等效门）,LSI （104个等效门）,VLSI（104个以上等效门）,18,最初的数字电路状况 分立元件 制约规模 1961年，Robert Noyce（罗伯特诺伊斯）发明了在一块独立的硅片上互连晶体管的工艺，称为命名为IC（Integrated Circuits） 由美国TEXAS INSTURMENTS公司共享 1964，德州仪器推出第一套完整的逻辑门集成电路，晶体管-晶体管逻辑（Transistor-Transistor Logic）IC 体积小、重量轻、可靠性好，取代分立元件 由双极型三极管构成的TTL型集成电路 功耗大，速度快，和COMS对比？,TTL的历史,19,第一套，晶体管-晶体管逻辑 （Transistor-Transistor Logic）IC,20,21,22,23,3、真值表和逻辑符号,1、 电路结构图,输入级,倒相级,输出级,2、 工作原理,设Vcc=5V, VIH = 3.4v, VIL = 0.2v, PN结的导通电压为0.7v。,2 .1V,VA,T1发射结,VB1,T2,T4,T5,VY,0.2V,导通,0.9v,截止,导通,截止,3.4v,3.4V,导通,4.1v,导通,截止,导通,0.2v,?,T1集电结,截止,导通,T1,T2,T4,T5,R1,Y,+VCC,A,VB1,一、 TTL非门,24,电路构成：,输入级由T1、R1和D1组成。,倒相级由T2和R2、R3组成。T2管作倒相运用，集电极和发射极同时输出相位相反的信号，驱动T4、T5三极管。,输出级由T4、T5、D2和R4组成：T4、T5在输入信号的作用下，轮流导通，一个导通，另一个截止。叫做推拉输出级。,钳位二极管D1作用：防止负脉冲输入时，通过T1管发射极过大，起保护作用。,25,倒置运用:,当输入接3.4V时：T2饱和,Vb1= Vbc1+ Vbes2 + Vbes5 = 0.7 + 0.7+0.7 = 2.1V,Ve1=3.4V,Vc1= Vbes2 + Vbes5 =1.4V,Vb1 Ve1 T1管发射结反偏,Vb1 Vc1 T1管集电结正偏为倒置放大状态,T1管把集电极当作发射极，发射极当作集电极。叫倒置运用。,倒置运用的特点：,由于发射区参杂浓度大，集电区参杂浓度小，所以T1管倒置运用时，其放大倍数很小。 I 0.2,IIH,T1,UB1,3.4V,2.1V,1.4V,26,从而IIH 也很小（ ）, 74系列门电路的每个输入端的IIH 40A。,IIH,T1,UB1,3.4V,2.1V,1.4V,IIH= Ib1,27,2.输入为高电平 UIH2v）,等效简化电路如图：,T1管倒置工作0，高电平输入电流IIH很小，为 A 级。,低电平输入电流IIL较大，当Vcc=5v，UIL=0.2v时，IIL1mA 。,输入简化电路如图：,一. 输入特性（讨论T1管）,1.输入低电平（UIL 0.8v),近似分析时，常用IIS来代替。,IIS 是输入短路（UIL=0）时的 电流。,74系列门电路的每个输入端的IIH 40A。,UIL,IIL,截止,UIH,IIH,导通,be2,be5,TTL非门的静态输入特性和输出特性,28,二. 输出特性,1.输出为低电平时（U0 = U0L0.4V),输出端带负载的情形如图：,低电平输出电流 : IOL=N1IIL N1IIS,由于T5管的导通电阻为RON，,N1是输出低电平时负载门的数目。,所以，UOL=IOLRON。,为了保证 UOL0.4v，,要限制负载门的数目N1。,截止,导通,UOL,驱动门,负载门,IIL,IIL,IOL,29,高电平输出电流：,由于T4管的导通电阻为RON ，所以： UOH VCC -N2IIH (RC3+RON)- 0.7v,为了保证UOH2.4v，要限制负载门的数目N2。,2.输出端为高电平时 (U0 = UOH 2.4v),输出端带负载的情形如图：,扇出系数N是门电路可以驱动同类门电路的最大数目。 N应该确定为上述N1和N2的较小值.,N2是输出高电平时负载门的数目。,导通,截止,UOH,驱动门,负载门,IIH,IIH,IOH,三. 门电路的扇出系数N,IOH = N2IIH 0.4mA(见 P67),30,计算门G1最多可驱动多少个同样的门电路负载，输入特性和输出特性如图，要求G1的输出电平满足VOH3.2V，VOL0.2V,31,TTL反相器的输入特性,TTL反相器高电平输出特性,TTL反相器低电平输出特性,VOL=0.2V的负载电流iL=16mA, VI=0.2V的输入电流为iI=-1mA ，N1 iI iL,N1 16 VOH=3.2V的负载电流iL=-7.5mA, 技术手册规定IOH 0.4mA (page67)， 所以iL 0.4mA VI=3.2V的输入电流为IIH=0.04mA，N2 IIH Il,N2 10 取N1和 N2的最小值，N=10,32,题2.5 在图P2.5由74系列TTL与非门组成的电路中，计算门GM能驱动多少同样的与非门。要求GM输出的高、低电平满足,与非门的输入电流为,时输出电流最大值为,，,时输出电流最大值为,GM的输出电阻可以忽略不计。 答案： 当VO=VOL=0.4V时，可求得,当VO=VOH=3.2V时，可求得,故GM能驱动5个同样的与非门。,33,四、门间限流电阻的确定,R,为了保证G1输出的高、低电平能正确地传输到G2的输入端，门间限流电阻R不能太大，要求：,1、当UO1=UOH 时， UI2UIH（min)应满足,此时，门间电流流向如图，,UOH,UIH,IIH,所以，下式应满足:,UOH - IIH R UIH（min),（1）,2、当UO1=UOL 时， UI2UIL（max)应满足,所以，下式应满足:,UOL + IIL R UIL（max),（2）,此时，门间电流流向如图，,UOL,UIL,IIL,根据（1）、（2）式可确定门间连接电阻R的数值。,通常，R1K。,见书上P69 例题2.4.2,34,门电路带负载能力,负载能力就是说能够在一定的电压下面能够输出的最大电流 折算成功率就成了 负载能力 同门电路的输出电阻有关 输出电流和输出功率越大，说明门电路带负载能力越强 即输出电阻越小，带负载能力越强（从门电路的输出端向里看）,35,TTL与非门电路,36,TTL与非门工作原理, 输入端至少有一个接低电平,0 .3V,3 .6V,3 .6V,1V,3 .6V,T1管:A端发射结导通，Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏而截止., 5-0.7-0.7=3.6V,Vb1 =1V,所以T2、T5截止, VC2Vcc=5V,T3：微饱和状态。 T4：放大状态。 电路输出高电平为：,5V,37, 输入端全为高电平,3 .6V,3 .6V,2.1V,0 .3V,T1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V3 = 2.1V,因此输出为逻辑低电平VOL = 0.3V,3 .6V,发射结反偏而集电极正偏.处于倒置放大状态,T2：饱和状态,T3：Vc2 = Vces2 + Vbe51V，使T3导通，Ve3 = Vc2-Vbe3 = 1-0.70.3V，使T4截止。,T5：深饱和状态，,TTL与非门工作原理,38, 输入端全为高电平，输出为低电平, 输入至少有一个为低电平时，输出为高电平,由此可见电路的输出和输入之间满足与非逻辑关系,TTL与非门工作原理,39,集电极开路TTL“与非”门（OC门）,1,0,当将两个TTL“与非”门输出端直接并联时：,产生一个大电流 1、抬高门2输出低电平 2、会因功耗过大损坏门器件,注：TTL输出端 不能直接并联,40,TTL与非门电路,集电极开路TTL“与非”门（OC门）,当输入端全为高电平时，T2、T5导通，输出F为低电平；,输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。, OC门完成“与非”逻辑功能,逻辑符号：,输出逻辑电平： 低电平0.3V 高电平为VC（5-30V）,41, 负载电阻RL的选择,（自看作考试内容，参考P81 例2.4.4）,集电极开路TTL“与非”门（OC门）,42,集电极开路TTL“与非”门（OC门）,OC门需外接电阻，所以电源VC可以选5V30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接,43,三态逻辑门（TSL）,1,0,输出F端处于高阻状态记为Z,Z,44,低电平使能,高电平使能,45, 三态门的应用,1. 三态门广泛用于数据总线结构,任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态,2. 双向传输,当E=0时，门1工作，门2禁止，数据从A送到B；,E=1时，门1禁止，门2工作，数据从B送到A。,三态逻辑门（TSL）,46,2-5 MOS集成逻辑门,NMOS反相器,NMOS门电路,CMOS门电路,47,NMOS反相器,数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：,当|UGS|UT| 时，管子导通，导通电阻很小，相当于开关闭合,当|UGS|UT| 时，管子截止，相当于开关断开,设电源电压VDD = 10V，开启电压VT1 = VT2 = 2V,1、A输入高电平VIH = 8V,2、A输入低电平V IL = 0.3V时，, 电路执行逻辑非功能,工作管,负载管,T1、T2均导通，输出为低电平VOL 0.3V,T1截止T2导通，电路输出高电平VOH = VDD - VT2 = 8V。,48,NMOS门电路,工作管 串联,负载管,工作原理：,T1和T2都导通，输出低电平,2、当输出端有一个为低电平时，,与低电平相连的驱动管就截止，输出高电平,电路 “与非”逻辑功能：,注：,增加扇入，只增加串联驱动管的个数，但扇入不宜过多，一般不超过3,1,1,通,通,0,1、当两个输入端A和B均为高电平时,0,1,止,通,1,49,CMOS电路,PMOS,NMOS,工作原理：,1、输入为低电平VIL = 0V时,VGS1VT1,T1管截止；,|VGS2| VT2,电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOHVDD,T2导通,2、输入为高电平VIH = VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL0V。,实现逻辑“非”功能,50,工作原理：,TN和TP均截止，VI由0VDD变化时，传输门呈现高阻状态，相当于开关断开， CL上的电平保持不变，这种状态称为传输门保存信息,VI在VTVDD范围变化时TP导通,即VI在0VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，这种状态称为传输门传输信息,VI由0（VDD-VT）范围变化时TN导通,CMOS电路,51,工作原理：,1、当C 为低电平时， TN、TP截止传输门相当于开关断开，传输门保存信息,2、当C为高电平时， TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，传输门传输信息,由此可见传输门相当,于一个理想的开关，且是一个双向开关,CMOS电路,52,电路图,1、电路结构,2、逻辑符号,CMOS电路,53,CMOS电路,返回,1、与非门,二输入“与非”门电路结构如图,当A和B为高电平时:,1,0,1,0,1,1,当A和B有一个或一个以上为低电平时:,电路输出高电平,输出低电平, 电路实现“与非”逻辑功能,54,CMOS电路,2、“异或”门,当A = B = 0时,0,0,1,1,0,当A = B = 1时，,1,1,1,1,0,TG接通，C = B = 1，反相器2的两只MOS管都截止，输出F=0。, 输入端A和B相同,得：输入端A和B相同， 输出 F=0,返回,55,2、“异或”门, 输入端A和B不同,当A = 1，B = 0时,1,0,0,0,1,输出F=1,当A = 0，B = 1时,0,1,1,0,1,输出F=1,得