数字模拟电路项目式复习.ppt

复习,一、数制与码制,二、逻辑函数基本定律,反演律和对偶律（ 、 ） “”变为“+”；“+”变为“”； “0”变为“1”；“1”变为“0”； 两个以上变量的公共“非”号保持不变； 优先顺序：（） + 其中 还要遵守 “原变量”变为“反变量”；“反变量”变为“原变量”；,化简： 公式法:,二、逻辑函数基本定律,化简： 卡诺图法： 1) 矩形要尽可能地大 2) 矩形的个数要尽可能地少 3)包含所有的为1项,为1项可重复使用 如含任意项： 4)为使矩形尽可能地大，当1 5)为使矩形数尽可能地少，当0,二、逻辑函数基本定律,逻辑函数变换 概念 n个变量共有2n最小项，任意两个最小项之积恒为0，全体最小项之和恒为1。 两个相邻的最小项只有一个变量发生变化 基本的门电路（与、或、非）、复合门电路（与非、或非、同或、异或）的运算符、逻辑符号 逻辑函数的表示方法（真值表、卡诺图、表达式、逻辑图、描述） 逻辑表达式的种类（与或、或与、最小项）,二、逻辑函数基本定律,三、门电路,输入、输出电平之间的关系 UIHmin UOHmin UILmax UOHmax,三、门电路,负载能力（输入电流与输出电流之间的关系） IOLmax ：低电平时最大输出电流（最大灌电流），低电平时的负载电流必须小于此值 IOHmax ：高电平时最大输出电流（最大拉电流），高电平时的负载电流必须小于此值 IIlmax ：低电平时最大输入电流 IIHmax ：高电平时最大输入电流 扇出系数：NOH=IOHmax/IIHmax ;NOL=IOLmax/IILmax ; 取NOH、NOL中较小者。,三、门电路,OC（TTL）与OD（CMOS）门 输出端之间可互相短连，且实现线与；最终的输出为各个输出相与。 输出端必须外接负载 有较大的负载能力 能实现电平转换,三、门电路,TTL与CMOS,三、门电路,门三态门（TTL和CMOS） 输出有“0”、“1”、“高阻”三种状态，输出是否为高阻状态受便能端EN控制，符号中有o()时，控制端“0”电平三态门工作，控制端“1”电平三态门输出“高阻”；符号中无o()时，控制端“1”电平三态门工作，控制端“0”电平三态门输出“高阻” 输出端之间可互相短连，前提是连在一起的门之中同时只有一个门在工作状态，最终的输出为每个时刻工作的那个门的输出,四、逻辑函数的表示方法（一）,逻辑函数的常用表示方法有：真值表、逻辑表达式、逻辑逻辑图、卡诺图及描述。 下以三人表决器为例：,四、逻辑函数的表示方法（二）,1) 描述：三人对提案进行表决，两人及两人以上同意时提案通过，否则不通过。 2) 逻辑表达式：将输入与输出的关系写成“与”、 “或”、“非”运算组合成的表达式。 F=AB+BC+CA+ABC,四、逻辑函数的表示方法（三）,3) 真值表：由输入变量的所有组合及对应的输出值列出的表 a)定义所有的输入变量和输出函数名，以及各输入变量输出函数的取值定义。 b)列真值表：（2n项、顺序、高低位、对应、唯一）,A、B、C： 参加表决的 三个人； 1：同意; 0：不同意 F：提案表决的结果； 1：通过; 0：未通过,四、逻辑函数的表示方法（四）,4)逻辑电路图：将输入、输出之间的关系用“与”、“或”、“非”等逻辑符号与联线来表示。,四、逻辑函数的表示方法（五）,5）卡诺图: 卡诺图为真值表的变形，真值表必须以从小到大的顺序排列，而卡诺图中相邻的相之间必须保证只有一个变量发生了变化。,四、逻辑函数的表示方法（总结）,五、组合逻辑电路的分析,分析：由逻辑电路图判断其逻辑功能 逻辑图逻辑表达式真值表逻辑功能 步骤： （1）从输入开始遂级写出每个门的输出逻辑表达式，直到电路的输出端 （2）化简 （3）列真值表 （4）判断逻辑功能,五、组合逻辑电路的分析,1)逻辑电路图,1,1,1,2,3,&,4,5,6,&,8,9,10,&,1,2,3,&,A1,A1,A0,A0,F0,F1,F2,F3,五、组合逻辑电路的分析,2)逻辑表达式,五、组合逻辑电路的分析,3)真值表,设计：由逻辑功能要求设计出逻辑电路图 逻辑功能要求真值表逻辑表达式化简变换过的逻辑表达式逻辑电路图 步骤： （1）描述真值表确定输入输出及它们的数目、名称各变量的“0”“1”的定义列真值表 （2）真值表逻辑表达式：可从真值表得到最小项表达式，再化简变换；也可从真值表到卡诺图化简，再变换 （2）化简变换过的逻辑表达式逻辑电路图：,六、组合逻辑电路的设计,五、组合逻辑电路的分析,4)逻辑功能 输出低电平有效的2-4线译码器,1)逻辑功能要求 全加器：用于实现二进制数的相加 输入：加数、被加数、低位来的进位 输出：和、向高位的进位,六、组合逻辑电路的设计,2)真值表 输入：加数、被加数、低位来的进位分别用A、B、Ci表示。 输出：和用S表示、向高位的进位用Co表示,六、组合逻辑电路的设计,3)逻辑表达式,六、组合逻辑电路的设计,4)逻辑电路图,六、组合逻辑电路的设计,七、常用组合逻辑电路,变量译码器：将输入的编码转换为相应线号上的有效控制信号。输入/输出一般呈n/2n的关系； 译码器的输出为输入编码的最小项或最小项的非。 输出形式原变量：高电平有效；输出形式反变量：低电平有效； 输出线号必须与输入编码相应，输出确定后输入编码的高低位已定 使能端形式原变量：使能端高电平时译码器工作；反变量：使能端低电平时译码器工作；利用使能端可扩展译码器的功能。 译码器的扩展：（注意输出线呈号的顺序、输入地址线的高低位） 译码器实现逻辑功能（注意输入地址线的高低位与变量的高低位的统一）,八、触发器：上升沿/下降沿、现态/次态,触发器的状态：即为同相输出端Q的状态，反相输出端Q的状态与Q端相反，Q+Q=1，,八、触发器,结构：从时钟输入端的符号判断，结构决定触发器何时会改变状态,八、触发器,功能：从输入端的符号判断，功能决定触发器一旦动作时会怎样动,或,八、触发器 触发器的描述方法(以边沿D触发器为例),特征方程：将触发器的次态与现态、输入之间的关系用逻辑函数的形式表示。 功能真值表：,状态转移图： 波形图： 注：上图中设触发器的初始状态为0，CP时钟信号上升沿有效。,八、触发器 触发器的描述方法(以边沿D触发器为例),触发器的描述方法,逻辑图：,四、 同步时序电路分析,由同步时序电路图判断同步时序电路的功能,具体步骤如下： 1. 由时序电路图写出各触发器的输入方程、输出方程； 2. 由触发器的特征方程、输入方程写出各个触发器的次态方程（状态方程）； 3. 由次态方程、输出方程列出含电路输入、触发器原态、触发器次态、电路输出的状态真值表； 4. 由真值表画出电路的状态转移图； 5. 由状态转移图得出时序电路功能的结论。,四、 同步时序电路分析,1. 输入方程、输出方程: 2. 次态方程（状态方程）:,四、 同步时序电路分析,3 .状态真值表:,四、 同步时序电路分析,4. 状态转移图；,四、 同步时序电路分析,5. 结论: 0-6七进制计数器，为6时产生进位y=1，该电路能够自启动,四、 同步时序电路分析,五、触发器,结构：从时钟输入端的符号判断，结构决定触发器何时会改变状态 功能：从输入端的符号判断，功能决定触发器一旦动作时会怎样动 概念：每个触发器可存储1位二进制数 触发器的特征方程 画波形,五、触发器,结构：从时钟输入端的符号判断，结构决定触发器何时会改变状态 功能：从输入端的符号判断，功能决定触发器一旦动作时会怎样动 概念：每个触发器可存储1位二进制数 触发器的特征方程 画波形,六、计数器,74LS161 74LS163 74LS160 74LS162,复位法：范围0n；其中： 0:下限,必须从开始 n:上限(为进制-1),必为小于原模数的整数 ET=EP=LD=