《工学电路分析》PPT课件.ppt

1,第三章 组合逻辑电路,第三章 组合逻辑电路,主要内容： 组合逻辑电路的分析和设计方法 常用的组合逻辑电路的工作原理和使用方法 竞争冒险现象,3.1 概述,一、组合逻辑电路的特点,组合逻辑电路：任意时刻的输出，仅仅决定于该时刻的输入， 而与电路原来的状态无关。 时序逻辑电路：任意时刻的输出，不仅决定于该时刻的输入， 还与电路原来的状态有关。,例：图示电路中，任意时刻，只要A、B、CI 的取值确定，则 S和CO的值也随之确定，与电路过去的状态无关。,此为组合逻辑电路,二、逻辑功能的描述,逻辑式：,结构特点：组合逻辑电路中无存储单元。,3.2 组合逻辑电路的分析方法和设计方法,3.2.1 组合电路的分析方法,分析：给出逻辑图，分析逻辑功能。,步骤： 1.根据逻辑图，写出逻辑表达式 2.化简逻辑式，以使逻辑关系简单明了 3.根据逻辑式，列出真值表，分析逻辑功能,例：试分析图示电路的逻辑功能，指出该电路的用途。,功能分析：当D、C、B、A表示的二进制 数小于或等于5时，Y0为1，当这个二进 制数在6和10之间时Y1为1，当这个二进 制数大于或等于11时Y2为1。 故这是一个判别输入的4位二进制数数 值范围的电路。,2.列出真值表,有时不能直接写出逻辑式，可综合分析，或先列出真值表。,例：习题3.2,Z=0，COMP=1时，,TG1、3、5导通， TG2、4、6截止，,A3=1时，,TG7导通， TG8截止，,A3=0时，,TG7截止， TG8导通，,对9求补,Z=0，COMP=0时，,TG1、3、5截止， TG2、4、6导通，,Z=0时，若COMP=1，则对9求补；若COMP=0，不求补。,Z=1时，输出=0。,功能：,Z=1时，Y4Y3Y2Y1=0000,3.2.2 组合逻辑电路的设计方法,设计：给出逻辑问题，设计逻辑电路,步骤：,一、进行逻辑抽象,二、写出逻辑式,三、选定器件类型,四、将逻辑函数式化简或变换成适当的形式,五、画出逻辑图,例：设计一个监视交通信号灯的逻辑电路，每一组信号灯由红、 黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯亮， 而且只允许有一盏灯点亮。而当出现其它五种点亮状态时，电路 发生故障，这时要求发出故障信号，以提醒维护人员前去修理。,解：,一、逻辑抽象,确定输入输出变量,输入变量：三盏灯的状态，用R、A、G表示,输出变量：故障信号，用Z表示,定义逻辑状态的含义,灯亮为1，不亮为0；发生故障为1，无故障为0,真值表,二、写出逻辑式,三、选定器件为SSI,四、化简,五、画逻辑图,若要求用与非门实现，则需将逻辑式转换为与非与非式,复习方法：两次求反，用摩根定理,逻辑图见图3.2.5,若要求用与或非门实现，则需将逻辑式转换为与或非式,复习方法：先化为最小项之和的形式，再利用,逻辑图见图3.2.7,方法二：合并卡诺图中的0，然后求反,3.3 若干常用的组合逻辑电路,3.3.1 编码器,编码器的功能：把输入的每一个高（或低）电平信号编成一个 对应的二进制代码。,一、普通编码器,特点：任一时刻只允许输入一个编码信号，否则输出将发生混乱。,功能：当I0=1，其它为0时，输出Y1Y0=00 当I1=1，其它为0时，输出Y1Y0=01 当I2=1，其它为0时，输出Y1Y0=10 当I3=1，其它为0时，输出Y1Y0=11,例：2位二进制普通编码器（4线2线编码器）,真值表：,其它的含义：任意时刻有且只 有一个输入有效，即其它的情 况是不允许出现的，对应的最 小项为约束项，故对应的输出 为。,用卡诺图化简Y1、Y0,逻辑电路：,8线3线编码器,功能：当I0=1，其它为0时，输出Y2Y1Y0=000 当I1=1，其它为0时，输出Y2Y1Y0=001 . 当I7=1，其它为0时，输出Y2Y1Y0=111,真值表：,用卡诺图化简，可得同样结果。,分析：输入所有可能的取值情况只有真值表中的8种，在这8种 情况下，只要I4为1，或I5为1，或I6为1，或I7为1，则Y2为1， 故：Y2=I4+I5+I6+I7。同理可得Y1、Y0的表达式。,分析真值表得逻辑式：,逻辑电路：,普通编码器的局限性：,任一时刻只允许一个输入有效， 否则输出将发生混乱。,例：I3、I5同时输入1、1， 则：Y2Y1Y0=111 与I7的编码混淆。,二、优先编码器,特点：允许几个输入同时有效，编码器只对级别高的输入 进行编码。,结论： 实现了优 先编码的 功能,1.基本功能,由图可写出逻辑式：,工作原理分析：,由逻辑式得真值表：,注意： 输入低电平有效，输出是二进制反码，故符号中输入输出端带圈。,2.控制功能,为选通输出端，由图可知：,为扩展端，由图可知，,解：根据题意，该编码器输入信号 与编码输出的关系如下：,注意要求原码输出,先非后或等于先与后非,题3.6 用4片74LS148接成32线5线优先编码器。输入低电平有效， 原码输出。,解：根据题意，该编码器输入信号 与编码输出的关系如下：,因原码输出，故将两片的输出相与非，作低位编码输出。,第1片优先级高，将前片的 接后片的 。,高位编码输出的设计,此为42线编码关系,一次课结束,编码器总结,编码器的功能：把输入的每一个高（或低）电平信号编成一个 对应的二进制代码。,普通编码器：任一时刻只允许输入一个编码信号，否则输出将 发生混乱。这也是普通编码器的局限性。,优先编码器：允许几个输入同时有效，编码器只对级别高的输 入进行编码。,真值表：,级联扩展功能,因要求原码输出，故将四片的输出相与非，作低位编码输出。,将前片（优先级高）的 接后片的 。,例：用4片74LS148接成32线5线优先编码器。输入低电平有效， 原码输出。,二-十进制编码器,例二十进制优先编码器74LS147，输入低电平有效，反码输出。,内部电路分析自学,将 十个输入信号编成十个BCD码。,真值表见表3.3.3,3.3.2译码器,译码是将每个输入的二进制代码译成对应的输出高、低电平信号,一、二进制译码器,输入信号为二进制代码,3-8线译码器74LS138,基本功能：,注意： 74LS138输出低电平有效,扩展功能：,功能分析：,注意：m0 m7为A2A1A0的8个最小项,由逻辑式得真值表,扩展功能：,片选功能,级联扩展,解：,分析题意即要求实现图示功能：,用真值表表示即：,两片的A0、A1、A2分别相连作低位输入D0、D1、D2,高位输入D3怎么办？,D3,实现方法：,验证：,四片的A0、A1、A2分别对应相连作低位输入D0、D1、D2,实现方法：,高位输入的设计,故可将D4D3接24线译码器，译码器输 出接各片S1,从真值表看出：D4D3与各片S1的关系如表， 此为译码关系。,二、二-十进制译码器,将输入BCD码的十个代码译成十个高、低电平信号,例二十进制译码器74LS42，输出低电平有效。,内部电路分析自学,真值表见表3.3.6,三、显示译码器,1.七段字符显示器,内部结构,共阴极（例BS201A）,使用时，公共阴极接地，各阳极接控制信号，当控制信号为高电平时，对应段发光；低电平时不发光。,共阳极,使用时，公共阳极接高电平，各阴极接控制信号，当控制信号 为低电平时，对应段发光；高电平时不发光。,2.BCD七段显示译码器（实质为代码转换电路）,BCD七段显示译码器能将8421BCD码译 成能够控制七段显示器显示数字的输出信号。,基本功能：,A3A2A1A0=0001时， YbYc=11，其它为0， 可控制共阴极数码管显示1,A3A2A1A0=1001时， YaYbYcYdYfYg=111111，Ye=0， 可控制共阴极数码管显示9,.,注意：7448适用于直接驱动共阴极数码管,扩展功能,例：用7448驱动共阴极的数码管,输出端等效电路,外接电阻可增加驱动电流,外接电阻的作用,四、用译码器设计组合逻辑电路（二进制译码器）,例：38译码器74LS138的输出,用译码器设计组合电路的根本原因在于译码器的输出对应输入变 量的全部最小项，而任一逻辑函数均可表示为最小项之和的形式。,增加适当的门电路可以将这些最小项相或，得到最小项之和 的表达式，实现三变量的组合逻辑电路。,例：试利用38线译码器74LS138实现一组多输出的逻辑函数,解：将逻辑式化成最小项之和的形式,将输入ABC接74LS138的A2A1A0， 并增加四个与非门即可得到Z1Z4的电路。,注意：必须令 A2=A，A1=B， A0=C 则才有上式。,3.3.3数据选择器,一、数据选择器的工作原理,功能示意图,双4选1数据选择器74LS153 ,基本功能：,工作原理分析,由逻辑图得逻辑式（不考虑S）,扩展功能,带系数的地址变量 的全体最小项之和,逻辑图：图3.2.20,级联,例：用两个4选1数据选择器组成一个8选1数据选择器。,解：,选择双4选1数据选择器CC14539 (原理自学),两个数据选择器的A0、A1分别相连作低位地址A0、A1,高位地址A2怎么办？,将输出相或,两个数据选择器共8个输入作输入D0D7,实现方法,二、用数据选择器设计组合电路,用数据选择器设计组合电路的根本原因在于，其输出是带系数的 地址变量的全体最小项之和的表达式，而任一逻辑函数均可表示 为最小项之和的形式。,例：试用4选1数据选择器实现交通信号灯监视电路,解：由前例知交通信号灯监视电路的逻辑式为,将A、G与A1、A0对应，将上式变换成数据选择器输出的形式,由上例可看出，用一片4选1数据选择器可以产生三变量逻辑函数； 用一片8选1数据选择器可以产生四变量逻辑函数；,用一片2n选1数据选择器可以产生n+1个变量的逻辑函数；,例：用8选1数据选择器74LS152实现三变量逻辑函数,将A、B、C与A2、A1、A0对应，并变换成数据选择器输出的形式,将两式比较，可知：令D0=1，D1=0，D2=0，D3=1， D4=0 D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，则Z=Y。,解： 8选1数据选择器74LS152的输出为,注意：输出低电平有效,3.3.4加法器,一、1位加法器,1.半加器(完成2个1位二进制数相加，不考虑低位来的进位),逻辑式：,2.全加器(完成2个1位二进制数相加，考虑低位来的进位),逻辑式：,逻辑图略：,二、多位加法器,功能：实现多位二进制数的相加,例：A3A2A1A0+B3B2B1B0=COS3S2S1S0,0101+1101=10010,1.串行进位加法器,原理：先进行最低位A0、B0的加法，得出S0和CO0， CO0送到 第二个加法器的CI端，进行A1、B1的加法，依此类推。,特点：速度慢。（因为每一位的运算都要等到低一位运算完， 才能进行，因此称串行进位加法器）,2.超前进位,串行速度慢的原因是因为要先算出前级的进位，才能进行后级 的计算，那么能不能在一开始就事先知道每一级的进位呢?,CI1 A0、B0 CI2 A1、B1、CI1A1B1A0B0 CI3 A2、B2、CI2A2B2A1B1A0B0 CI4 A3、B3、CI3A3B3A2B2A1B1A0B0,下面讨论CIi与A0 Ai-1，B0 Bi-1的函数关系,根据加法器的逻辑式，有：,即：,定义Gi=AiBi，上式表明，当AiBi=1时，COi=1，即产生一个进位，故Gi又称为进位产生函数,定义Pi=Ai+Bi ，当AiBi= 0，Ai+Bi=1时，COi=CIi，即将进位输入传递到进位输出，故Pi又称为进位传递函数,利用 （第i 位的进位输入=第i-1位的进位输出），将上式展开，得：,此式即第i位进位输出COi的逻辑式，反映了CIi与A0 Ai-1，B0 Bi-1的函数关系。 同时也给出了电路的实现方法。,根据上两式即可画出超前进位加法器的逻辑图,例4位超前进位加法器74LS283 ,验证：写出逻辑式并化简，得：,可验证其它几级,结论： 完成计算的时间是三级门的传输时间，速度快 运算时间的缩短是以增加电路的复杂程度换得的，i 越大， CIi的电路越复杂。,三、用加法器设计组合电路,当组合电路的输出等于输入变量与常量或变量之和时，可用加法器实现,例：设计一个代码转换电路，将BCD码的8421码转成余3码,解：分析题意得真值表,3.3.5 数值比较器,一、1位数值比较器(比较两个1位二进制数的大小),逻辑式：,真值表,输出低电平有效,二、多位数值比较器(比较两个多位二进制数的大小),例：A=1001，B=1101， 则Y(AB)=0；,比较原理：自高而低逐位比较，只有当高位相等时，才需比较低位。,例1：A=0110，B=1010，显然，A3B3，故AB。,例2：A=1110，B=1010，显然，A3=B3，需比较A2、B2，A2B2， 故AB。,基本功能：,实现基本功能时，需令： I(AB)=0，I(A=B)=1，此时，逻辑式可写成：,逻辑式（不考虑I(AB)，即I (AB) =1 ）：,当A3 A2 A1 A0 =B3 B2 B1 B0 时，Y(A=B)=1；否则，Y(A=B)=0,当Y(AB)=1。否则， Y(AB)=0,当AB时，Y(AB)=1；否则， Y(AB)=0。,扩展功能：（用两片4位比较器级联实现8位数比较）,例：比较C=C7C6C5C4C3C2C1C0，D=D7D6D5D4D3D2D1D0的大小。,方法：低4位接第(1)片输入，高4位接第(2)片输入； 第(1)片Y(AB)、Y(A=B)接第(2)片I(AB)、I(A=B) ；第(2)片输出作总输出 。,重新分析逻辑式（考虑I(AB) 和I(A=B) ）,说明当AB时，比较结果与I无关；当A=B时，比较结果决定于I。且Y(AB)=I(AB)，Y(A=B)= I(A=B)。,当AB)=0；,Y(A=B) = (A3B3)(A2B2)(A1B1)(A0B0) I(A=B),当AB时，不管I为何值，都有Y(AB)=1；,由于当高位不相等时，输出决定于高位比较结果，与控制端无关；当高位相等时，输出应决定于低位比较结果。,级联方法,低4位接第(1)片输入，高4位接第(2)片输入；,第(2)片输出作总输出 。,故将第(1)片Y(AB)、 Y(A=B)接第(2)片I(AB)、I(A=B) ；,第(1)片I(AB)接1。,例1：C=10000001，D=11000001，则Y(CD)=0；,例2：C=10000001，D=10001001，则Y(CD)=0；,I(AB)的作用：,当I(AB)=1时，不影响比较结果输出； 当I(AB)=0时，只影响到Y(AB)的输出，使Y(AB) =0。,故I(AB)的作用是在需要的时候，屏蔽Y(AB)的输出。 正常使用时，应令I(AB)=1。,从逻辑图可以看出：,在级联扩展时，也可将前一片的Y接至后一片的I(AB)上。,34 竞争冒险现象,3.4.1 竞争冒险现象及其原因,当A=1，B=0时，Y=0； 当A=0，B=1时，Y=0；,当A=1，B=0时，Y=1； 当A=0，B=1时，Y=1；,当A由1变0，B由0变1时，若B变得快，则Y出现不应有的毛刺1。,当A由1变0，B由0变1时，若A变得快，则Y出现不应有的毛刺0。,产生毛刺的原因：两个输入信号同时向相反的逻辑电平跳变， 但快慢不同，我们把这种现象称作竞争。,有竞争，有可能产生毛刺，但不一定产生毛刺，如例1中，A变得快，则不会出现毛刺。,由于竞争而在电路输出端可能产生毛刺的现象叫做竞争冒险现象。,例：24线译码电路,当A=0，B=1时，；当A=1，B=0时，Y0=0；,毛刺的危害：毛刺虽然很窄，但是会使后面的电路产生错误输出，故应避免。,该电路中，Y3、Y2、Y1、Y0都有可能出现毛刺。,以Y0=0为例,当A由0变1，B由1变0时，若G4慢，G5快，则Y0会出现毛刺1。,3.4.2 检查竞争冒险现象的方法,一次只有一个变量发生变化的情况，可通过观察逻辑式判断。,因为在逻辑电路中，一个信号的原变量和反变量一定是通过不同的 路径到达输出门电路，或者是经过的门的个数不同，或者是门的速 度不同，所以在上述情况下，当这个信号变化时，输出一定有竞争 冒险现象。,例：,这种方法局限性很大，只适用于每次只有一个变量发生变化的 情况。,更好的方法是计算机辅助分析（因为可以分析多种情况）， 试验方法（输入变量变化，观察输出）。,例：,3.4.3 消除竞争冒险现象的方法,一、电容滤波,此方法简单，但使输出波形变坏，上升沿和下降沿不陡。因电容充放电需时间。,将毛刺滤掉。（滤波）（几十至几百皮法）,二、引入选通脉冲,此方法不简便，要进行信号的时序配合。,例译码器电路中，在输出门引入选通脉冲p， 等AB均变为可靠电平时再输出Y0。,三、修改逻辑设计,在逻辑式中，增加BC项，得：,掌握组合逻辑电路的分析方法和设计方法。 了解5种组合电路的内部结构、工作原理。 掌握5种组合逻辑电路的功能、使用方法。(包括基本使用方法 和级联扩展，会分析和设计电路。) 掌握用译码器，数据选择器，加法器设计组合逻辑电路的方法。 掌握竞