集成电路设计与制造的主要流程ppt.ppt

集成电路 设计与制造的主要流程,天马行空官方博客：/tmxk_docin ；QQ:1318241189；QQ群：175569632,集成电路设计与制造的主要流程框架,天马行空官方博客：/tmxk_docin ；QQ:1318241189；QQ群：175569632,集成电路的设计过程： 设计创意 + 仿真验证,功能要求,行为设计（VHDL）,Sing off,设计业,引 言,半导体器件物理基础：包括PN结的物理机制、双极管、MOS管的工作原理等 器件 小规模电路 大规模电路 超大规模电路 甚大规模电路 电路的制备工艺：光刻、刻蚀、氧化、离子注入、扩散、化学气相淀积、金属蒸发或溅射、封装等工序 集成电路设计：另一重要环节，最能反映人的能动性 结合具体的电路，具体的系统，设计出各种各样的电路,掌握正确的设计方法，可以以不变应万变，随着电路规模的增大，计算机辅助设计手段在集成电路设计中起着越来越重要的作用,引 言,什么是集成电路？(相对分立器件组成的电路而言) 把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完成。 什么是集成电路设计？ 根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。,设计的基本过程 （举例） 功能设计 逻辑和电路设计 版图设计 集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。 设计与制备之间的接口：版图,主要内容,IC设计特点及设计信息描述 典型设计流程 典型的布图设计方法及可测性设计技术,设计特点和设计信息描述,设计特点(与分立电路相比) 对设计正确性提出更为严格的要求 测试问题 版图设计：布局布线 分层分级设计(Hierarchical design)和模块化设计 高度复杂电路系统的要求 什么是分层分级设计？ 将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，细节越具体,从层次和域表示分层分级设计思想,域：行为域：集成电路的功能 结构域：集成电路的逻辑和电路组成 物理域：集成电路掩膜版的几何特性和物理特性的具体实现 层次：系统级、算法级、寄存器传输级(也称RTL级)、 逻辑级与电路级,设计信息描述,举例：x=ab+ab；CMOS与非门；CMOS反相器版图,什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。 版图与所采用的制备工艺紧密相关,设计流程,理想的设计流程(自顶向下：TOP-DOWN） 系统功能设计，逻辑和电路设计，版图设计 硅编译器 silicon compiler (算法级、RTL级向下） 门阵列、标准单元阵列等,典型的实际设计流程,需要较多的人工干预 某些设计阶段无自动设计软件，通过模拟分析软件来完成设计 各级设计需要验证,典型的实际设计流程,1、系统功能设计 目标：实现系统功能，满足基本性能要求 过程：功能块划分，RTL级描述，行为仿真 功能块划分 RTL级描述（RTL级VHDL、Verilog) RTL级行为仿真：总体功能和时序是否正确,功能块划分原则： 既要使功能块之间的连线尽可能地少，接口清晰，又要求功能块规模合理，便于各个功能块各自独立设计。同时在功能块最大规模的选择时要考虑设计软件可处理的设计级别,算法级：包含算法级综合：将算法级描述转换到 RTL级描述 综 合： 通过附加一定的约束条件从高一级设 计层次直接转换到低一级设计层次的过程 逻辑级：较小规模电路,实际设计流程,系统功能设计 输出：语言或功能图 软件支持：多目标多约束条件优化问题 无自动设计软件 仿真软件：VHDL仿真器、Verilog仿真器,实际设计流程,2、逻辑和电路设计 概念：确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构 过程： A.数字电路：RTL级描述 逻辑综合(Synopsys,Ambit) 逻辑网表 逻辑模拟与验证，时序分析和优化 难以综合的：人工设计后进行原理图输入，再进行 逻辑模拟,电路实现（包括满足电路性能要求的电路结构和元件参数)：调用单元库完成； 没有单元库支持：对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之后再根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用户自己的单元库,单元库：一组单元电路的集合 经过优化设计、并通过设计规则检查和反复工艺验证，能正确反映所需的逻辑和电路功能以及性能，适合于工艺制备，可达到最大的成品率。 元件 门 元胞 宏单元（功能块） 基于单元库的描述：层次描述 单元库可由厂家提供，可由用户自行建立,B. 模拟电路：尚无良好的综合软件 RTL级仿真通过后，根据设计经验进行电路设计 原理图输入 电路模拟与验证 模拟单元库 逻辑和电路设计的输出：网表（元件及其连接关系）或逻辑图、电路图 软件支持：逻辑综合、逻辑模拟、电路模拟、时序分析等软件 (EDA软件系统中已集成),实际设计流程,3. 版图设计 概念：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图， IC设计的最终输出。 什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。 版图与所采用的制备工艺紧密相关,版图设计过程：由底向上过程 主要是布局布线过程 布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。 布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。,版图设计过程 大多数基于单元库实现 （1）软件自动转换到版图，可人工调整（规则芯片） （2）布图规划（floor planning)工具 布局布线工具（place&route） 布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置，产生布线网格，还可以规划电源、地线以及数据通道分布 （3）全人工版图设计：人工布图规划，提取单元， 人工布局布线（由底向上： 小功能块到大功能块）,人工版图设计典型过程,版图验证与检查 DRC：几何设计规则检查 ERC：电学规则检查 LVS：网表一致性检查 POSTSIM：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等)，产生测试向量 软件支持：成熟的CAD工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证,设计规则 IC设计与工艺制备之间的接口 制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。,设计规则的表示方法 以为单位：把大多数尺寸（覆盖，出头等等）约定为的倍数 与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。 优点：版图设计独立于工艺和实际尺寸 举例： 以微米为单位：每个尺寸之间没有必然的比例关系， 提高每一尺寸的合理度；简化度不高 举例：,IC设计流程视具体系统而定 随着 IC CAD系统的发展，IC设计更侧重系统设计 正向设计，逆向设计 SoC: IP（Intelligent Proprietary） 库(优化设计) 软核：行为级描述 firm IP: 门级 hard IP:版图级， D/A A/D DRAM，优化的深亚微米电路等 IC设计与电路制备相对独立的新模式 Foundry的出现,VDSM电路设计对设计流程的影响,VDSM电路设计对设计流程的影响,时序问题突出，互连延迟超过门延迟，逻辑设计用的互连延迟模型与实际互连延迟特性不一致，通过逻辑设计的时序在布局布线后不符合要求。 在逻辑设计阶段加入物理设计的数据 综合优化中的关键路径以SDF格式传给布图规划，初步的连线延迟再传给综合优化工具（以PDEF格式） 布局后将更精确的互连信息通过FLOORPLAN TOOL传给综合优化工具，进行布局迭代 时延驱动布线，完成后进行延迟计算和时序分析，布线迭代,VDSM电路设计对设计流程的影响,布图时面向互连，先布互连网，再布模块 集成度提高： 可重用（REUSE）模块 IP模块 针对各 IP模块和其他模块进行布图规划，如何对IP模块等已设计好的模块进行处理 功耗问题，尤其高层次设计中考虑 布图中寄生参数提取变成三维问题,布图设计方法（布图风格划分）,全定制设计方法、半定制设计方法、可编程逻辑器件以及基于这些方法的兼容设计方法 设计方法选取的主要依据：设计周期、设计成本、芯片成本、芯片尺寸、设计灵活性、保密性和可靠性等 最主要的：设计成本在芯片成本中所占比例 芯片成本CT：,小批量的产品：减小设计费用； 大批量的产品：提高工艺水平，减小芯片尺寸，增大圆片面积,全定制设计,版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小 设计周期长，设计成本高，适用于性能要求极高或批量很大的产品，模拟电路 符号式版图设计：用一组事先定义好的符号来表示版图中不同层版之间的信息，通过自动转换程序转换 举例：棍图：棍形符号、不同颜色 不必考虑设计规则的要求；设计灵活性大 符号间距不固定，进行版图压缩，减小芯片面积,专用集成电路（ASIC：Application-Specific Integrated Circuit）（相对通用电路而言） 针对某一应用或某一客户的特殊要求设计的集成电路 批量小、单片功能强：降低设计开发费用 主要的ASIC设计方法： 门阵列设计方法：半定制 标准单元设计方法：定制 掩膜版方法 积木块设计方法：定制 可编程逻辑器件设计方法,门阵列设计方法（GA方法）,概念：形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片 根据不同的应用，设计出不同的接触孔版和金属连线版，单元内部连线及单元间连线实现所需电路功能 母片半定制技术,门阵列结构,单元区结构： 举例：六管CMOS单元 由该结构实现三输入或非门 输入/输出单元：芯片四周 举例：图5.16，输入、输出、电源 输入保护(防止栅击穿)：嵌位二极管、保护电阻 输出驱动：宽长比大的器件（梳状或马蹄状）,门阵列设计过程,门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路 不足：设计灵活性较低；门利用率低；芯片面积浪费,门海设计技术：一对不共栅的P管和N管组成的基本单元铺满整个芯片，布线通道不确定（可将基本单元链改成无用器件区走线），宏单元连线在无用器件区上进行 门利用率高，集成密度大，布线灵活，保证布线布通率 仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用,激光扫描阵列：特殊的门阵列设计方法 对于一个特殊结构的门阵列母片，片上晶体管和逻辑门之间都有电学连接，用专门的激光扫描光刻设备切断不需要连接处的连线，实现ASIC功能。 只需一步刻铝工艺，加工周期短； 采用激光扫描曝光，省去了常规门阵列方法中的制版工艺。但制备时间较长。 一般用于小批量(2002000块)ASIC的制造,作业： 1.试述带单元库的数字集成电路的典型设计流程。 2.试述IC设计的主要特点。,标准单元设计方法（SC方法）,一种库单元设计方法 概念：从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路 芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。,标准单元库：标准单元库中的单元是用人工优化设计的，力求达到最小的面积和最好的性能，完成设计规则检查和电学验证 描述电路单元在不同层级的属性的一组数据 逻辑符号（L）：单元名称与符号、I/O端：用于逻辑图 功能描述 电路结构、电学指标 拓扑版图（O）：拓扑单元名、单元宽度高度、I/O位置及名称 掩膜版图（A） 举例： 不同设计阶段调用不同描述,标准单元库主要包括 与非门、或非门、触发器、锁存器、移位寄存器 加法器、乘法器、除法器、算术运算单元、FIFO等较大规模单元 模拟单元模块：振荡器、比较器等 同一功能的单元有几种不同的类型，视应用不同选择,标准单元设计,基本排列形式：双边I/O、单边I/O、连线单元（单层布线中用得较多、跨单元连线） 走线： 电源和地线一般要求从单元左右边进出，信号端从上下进出。可以在单元内部或单元边界 电源线可以放在单元外，在布线通道内，便于根据单元功率要求调整宽度，从各单元引出端口 电源线水平金属线，信号线用第二层金属或垂直多晶硅线，单元内部连线用第一层金属和多晶硅， 单元之间连线在走线通道内 单元拼接 单元高度：器件宽度，（考虑最小延迟，最省面积，足够高度以保证电源线、地线、单元内部连线）,SC方法设计流程与门阵列类似 SC方法特点： 需要全套掩膜版，属于定制设计方法 门阵列方法：合适的母片，固定的单元数、压焊块数和通道间距 标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大 较高的芯片利用率和连线布通率 依赖于标准单元库，SC库建立需较长的周期和较高的成本，尤其工艺更新时 适用于中批量或者小批量但是性能要求较高的芯片设计,积木块设计方法： BBL方法 （通用单元设计方法）,布图特点：任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道 BBL单元：较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计,设计过程：可以基于Foundry提供的单元库，更提倡用自己的单元库 平面布置：影响延迟的单元靠近安放 软件预估性能 详细布图 后仿真,BBL方法特点：较大的设计自由度，可以在版图和性能 上得到最佳的优化 布图算法发展中：通道不规则，连线端口在单元四周，位置不规则,可编程逻辑器件设计方法（PLD方法）,概念：用户通过生产商提供的通用器件自行进行现场编程和制造，或者通过对与或矩阵进行掩膜编程，得到所需的专用集成电路 编程方式： 现场编程：采用熔断丝、电写入等方法对已制备好的PLD器件实现编程，不需要微电子工艺，利用相应的开发工具就可完成设计，有些PLD可多次擦除，易于系统和电路设计。 掩膜编程：通过设计掩膜版图来实现所需的电路功能，但由于可编程逻辑器件的规则结构，设计及验证比较容易实现。,可编程逻辑器件分类 ROM、EPROM、EEPROM、PLA、PAL、GAL 可编程逻辑阵列（PLA）：实现数字逻辑 基本思想：组合逻辑可以转换成与-或逻辑 基本结构：,举例： 尽量采用“或非”门,可编程阵列逻辑(PAL) 和通用阵列逻辑(GAL),PAL：固定或矩阵（八个输入端即可满足逻辑组合要求），可编与矩阵（输入项可增多） 结构简化、工艺简单 现场编程 不同输出结构选用不同的PAL器件,GAL：固定或矩阵： 浮栅工艺：控制栅上施加足够高的电压且漏端接地时，浮栅上将存储负电荷，当控制栅接地而漏端加适当的正电压时，浮栅将放电，实现了电编程；具有不挥发性，掉电后不用重新编程 提高可编程速度和器件速度 电擦写，可重复编程，不需要窗口式的封装 输出逻辑单元有一些考虑：可编程可重新配置 具有安全保护单元 编程方式：现场编程,PAL 和GAL的器件密度较低，几百门 近年来出现高密度可编程逻辑器件HDPLD、 系统内编程逻辑器件IS-PLD Lattice的 pLSI1000,2000,3000系列，14000门 HDPLD： 集总布线区（GRP：global routing pool）：用于内部逻辑连接 四周通用逻辑块（GLB）、输出布线区（ORP：GLB输出与管脚之间互连）输入总线IB 可实现高速控制器等，DSP、数据加密等子系统,系统内编程逻辑器件IS-PLD（in system-programmable logic device ）：带串行接口及使能端（用作串口或正常信号端） 串行口：数据输入、数据输出、时钟、模式选择 具有GAL和HDPLD的可编程、再配置功能 可编程、再配置在系统内或PCB板上进行 消除管脚多次弯曲 易于进行电路版级测试 一块电路板有不同功能：硬件软件化,现场可编程门阵列(FPGA) （逻辑单元阵列）,集成度高，使用灵活，引脚数多(可多达100多条)，可以实现更为复杂的逻辑功能 不是与或结构，以可配置逻辑功能块（configurable logic block）排成阵列，功能块间为互连区，输入/输出功能块IOB 可编程的内部连线：特殊设计的通导晶体管和可编程的开关矩阵 CLB、IOB的配置及内连编程通过存储器单元阵列实现,现场编程 XILINX：用SRAM存储内容控制互连：允许修改 配置程序 存储器单元阵列中各单元状态控制CLB的可选配置端、多路选择端 控制IOB的可选配置端 控制通导晶体管的状态和开关矩阵的连接关系 ACTEL：可熔通的点，不可逆，易于保密 适用：200块以下的原型设计,PLD和FPGA设计方法的特点 现场编程： 功能、逻辑设计 网表 编程文件 PLD器件 掩膜编程：PLA版图自动生成系统，可以从网表直接得到掩膜版图 设计周期短，设计效率高，有些可多次擦除，适合新产品开发,编程软件,硬件编程器,FPGA的转换,FPGA转换到门阵列，降低价钱 网表转换，用布局布线后提出的网表及库单元映射 时序一致性 门阵列芯片的可测性（FPGA母片经过厂家严格测试） 管脚的兼容性 多片FPGA向单片门阵列转换,布图方法的比较,A:全定制法，B:符号法 C:标准单元法D:积木块法，E:门阵列法，F:掩膜编程PLA法 G:现场编程PLA法 H:FPGA法 I:激光扫描阵列 J:硅编译法,兼容设计方法,不同的设计方法有各自的优势，如果把它们优化组合起来，则有望设计出性能良好的电路。 以微处理器为例 数据逻辑：位片式或阵列结构网络，图形重复多：BBL方法，ALU、移位器、寄存器等作为单元进行人工全定制设计 随机控制逻辑：差别较大，SC或PLA方法实现 存储器：ROM或RAM实现,可测性设计技术,什么是集成电路测试？对制造出的电路进行功能和性能检测，检测并定位出电路的故障，用尽可能短的时间挑选出合格芯片。 集成电路测试的特殊性 什么是可