《集成电路制造工艺》PPT课件.pptx

集成电路制造工艺集成电路制造工艺 集成电路制造流程集成电路制造流程 芯片制造流程 多晶硅备制 制造工艺 测试和封装 芯片制造流程 多晶硅备制 硅提纯单晶生长切片（按一定晶向）磨片化学机械抛光晶体缺陷吸除 CZ直拉法 l 从熔炉中缓慢的抽出具有一定 电阻率的单晶 l 晶锭直径大 FZ区熔法 l 用射频线圈加热籽晶和硅 棒的接触区域 l 晶锭纯度高 制造工艺 一. 热氧化工艺 氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。 选择SiO2的原因 l 理想的电绝缘材料：eg大于8eV l 化学性质非常稳定 l 室温下只与氢氟酸发生化学反映 l 能很好的附着在大多数材料上 l 可生长或淀积在硅圆片上 氧化膜的用途 l 光刻掩蔽（扩散掩蔽层，离子注入阻挡层 ） l MOS管的绝缘 栅材料 l 电路隔离或绝缘介质，多层金属间介质 l 电容介质材料 l 器件表面保护或钝化膜 湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜 干氧氧化：结构致密但氧化速率极低 将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质。 主要应用在衬底参杂和外延生长。 替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 二. 扩散工艺 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni） 预淀积杂质再分布激活使用SiO2或Si3N4作为掩蔽层 横向扩散 当原子扩散进入硅片，向各个方向运动，杂质沿硅片表面方向迁移，会导致 沟道长度减小，影响器件的集成度和性能。 特点： l 参杂的均匀性好 l 温度低小于600C l 精确控制杂质分布 l 可以注入各种各样的元素 l 横向扩展比扩散要小得多 l 无固溶度极限 l 真空环境下减少污染 三. 离子注入法 将具有很高能量的杂质离子通过物理手段射入半导体衬底中的参杂技术。 参杂深度由注入杂质离子的能量和质量决定 参杂浓度由注入杂质离子的剂量决定 使硅片表面均匀参杂。 n 离子源 从源材料中产生带正电荷的杂质离子。 n 质量分析仪 将杂质离子分开形成需要的离子束流。 n 电场加速 获得高的速度使离子有足够的动能注入到硅片的晶格结构中。 n 扫描 高温炉退火 退火 集成电路工艺中所有的在不活泼气氛中进行的热处理过程都可以称为退火。 n 激活杂质： 使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由 载流子，起到杂质作用。 n 消除损伤 n 退火方式 极快的升温、短暂的维持时间，能够在修复晶格缺陷、激活杂质和 最小化杂质扩散之间取得优化。 快速退火（RTA） 用高温把硅片加热到800C-1000C，维持30分钟。使硅原子重新移回 晶格位置，杂质原子也能替代硅原子位置进入晶格。（杂质再分布） 离子注入的应用一 n 深埋层 控制CMOS电路的闩锁效应，代替 高成本的外延层（切断流向衬底的电 流）。 n 倒掺杂阱 改进了晶体管抵抗闩锁效应和穿 通的能力。在DRAM或EEPROM电路中进 行器件隔离。 离子注入的应用二 n 穿通阻挡层 防止短沟道被短路，造成不希望 的漏电，导致器件失效。 n 阈值电压调整 向硅层下注入杂质，把沟道区杂质调 整到所需浓度，使器件获得最佳性能。 离子注入的应用三 n 绝缘层上硅（SOI） 硅片制造中一种重要的纵向隔离方 式。很好的器件隔离层。完全消除闩锁 效应。 n 多晶硅栅 通过注入或扩散参杂减小栅电阻。 离子注入的应用四 n 轻掺杂漏区(LDD) 用栅作为掩蔽层进行中低剂量的注入，形成（N-或P-），再大剂量注入（N+或P+）。 防止在高电场的影响下阻碍栅氧化层对器件的控制。 * 闩锁效应 闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。 闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的， 当其中一个三极管正偏时，就会构成正反馈形成闩锁。 用于薄膜制备技术，形成绝缘薄膜、半导体薄膜、金属薄膜等。 四. 淀积工艺 将气态物质蒸汽引入反应室，通过化学反应在衬底上淀积层薄膜材料的过程。 外延生长法、热CVD法、等离子CVD n 化学气相淀积（CVD） n 物理气相淀积（PVD） 利用物理过程实现物质转移，原子或分子由源转移到衬底表面，淀积成薄膜。 蒸发：灯丝加热蒸发和电子束蒸发。 溅射：惰性气体放电形成的离子被高压强电场加速轰击靶材料，使靶原子逸出并被溅射到晶片上。 岛束不断成长形成连续的膜，岛束汇集合并形成固态的薄层并延伸铺满衬底表 面。 薄膜生长 n 晶核形成 少量原子或分子反应物结合起来，形成附着在硅片表面的分离的小膜 层。 n 岛生长 晶核具体在一起形成了随机方向的岛。 n 连续的膜 SiH4 + O2 SiO2 + 2H2 硅烷 3SiCl2H2（气态）+ 4NH3（气态） Si3N4（固态）+ 6HCl（气态）+ 6H2(气态) 二氯二氢硅 氨气 SiH4 (气态) Si（固态）+ 2H2 (气态) 化学气相淀积（CVD） CVD通过混合的化学反应在硅片表面淀积一层固体膜的工艺。 加热 氮化硅Si3N4通常作为硅片最终的钝化保护层，它能很好的抑制杂质和潮气的扩散。 二氧化硅： 多晶硅： 1. 清洗硅片表面的自然氧化层，残余的有机杂质和金属杂质以获得完美的表面。 2. 气体反应产生的原子撞击到硅片表面并移动直至在适当位置与硅片表面的原子键合。 3. 这种方式使外延层和衬底有相同的结晶方式。 外延 在单晶衬底上淀积一层薄的单晶层，新淀积的这层称为外延层。 n 优化器件性能。 n 减少CMOS器件的闩锁效应。 五. 光刻工艺 光刻与刻蚀：将掩膜版上的图形转移到半导体晶片上。 l 复制与掩膜版相反图形 l 分辨率差，适于加工线宽3um p 光刻胶又叫光致抗蚀剂，是由光敏化合物、增感剂 和溶剂等按一定比例配制而成的胶状液体。 p 光刻胶受到特定波长光线的作用后，导致其化学结构发 生变化，使光刻胶在某种特定溶液中的溶解特性改变。 p 光刻胶可以作为刻蚀或离子注入的保护层。 负胶 l 复制与掩膜版相同图形 l 分辨率高 l VLSI工艺中一般都采用正胶 正胶 六. 刻蚀技术 用化学或物理方法有选择地从硅片表面去除不需要的材料。 n 湿法刻蚀 利用液态化学试剂或溶液通过 化学反应进行刻蚀的方法。 n 干法刻蚀 主要指利用低压放电产生的等离 子体中的离子或游离基（处于激发态 的分子、原子及各种原子基团等）与 材料发生化学反应或通过轰击等物理 作用而达到刻蚀的目的。 把实际电路放大或倍，称为或掩膜。掩膜上的图案仅 对应着基片上芯片阵列中的一个单元。上面的图案可以通过步进曝光机 映射到整个基片上。 七. 掩膜版制备 用石英玻璃做成均匀平坦的薄片，表面涂上一层600-800厚的Cr层，使表面 光洁度更高。 整版 按统一的放大率印制，称为掩膜。在一次曝光中，对应着一个芯片 阵列的所有电路的图形都被映射到基片的光刻胶上。 单片版 光刻工艺步骤一：氧化 光刻工艺步骤二：涂胶 硅片被固定在真空环境下， 通过旋转得到一层均匀的光刻胶涂层。 光刻工艺步骤三：曝光 掩膜版与涂了胶的硅片上的正确位置对准，把掩膜版图形转移到涂胶的硅片 上。 光刻工艺步骤四：显影 光刻胶上的可溶解区域被化学显影剂溶解，将可见的岛或窗口图形留在硅片表面 ，显影后，硅片用去离子水冲洗甩干。 光刻工艺步骤五：刻蚀 光刻工艺步骤六：去胶、离子注入、扩散 八. 抛光（CMD，化学机械平坦化） 使硅片表面平坦化，通过将硅片表面突出部分减薄到下凹部分的高度来实现。 n表面材料与磨料发生化学反应生成一层相对容易去除的表面层。 n 反应生成的硅片表面通过研磨剂和研磨压力与抛光垫的相对运动被机械地磨去。 1. 未平坦 2. 平滑 3. 部分减薄 4. 局部平坦 5. 完全平坦 金属化 芯片金属化是应用化学或物理处理方法在芯片上淀积导电金属薄膜的过程。 指导电材料，如铝、多晶硅或铜制成的连线将电信号传输到芯片的各个部 分。 指芯片内的器件与第一金属层（Metal1）之间在硅表面的连 接。 穿过各种介质层从某一金属层到毗邻的另一金属层形成电通路的开 口。 绝缘材料， 它分离了金属之间的电连接。 难熔金属与硅发生反应，熔合时形成硅化物。具有热稳定性，并且在硅难熔金 属分界面具有低的电阻率。用于减少源漏和栅区硅接触的电阻，提高芯片性能。 n 互连（interconnect） n 接触（contact） n 通孔（Via） n 层间介质（ILD） n 硅化物 钴硅（CoSi2） 钼硅（MoSi2） 铂硅（PtSi） 钽硅（TaSi2） 钛硅（TiSi2） 钨硅（WSi2） 测试和封装 一旦所有制造与测试完成，芯片被从硅片上分离出电性能良好的器件，进行封 装。为芯片提供一种保护以便它能粘贴到其他装配板上。 n 芯片测试 n 装配和封装 由于日益复杂的IC电路、材料和工艺的迅速引入，100%的正确率在先进硅片制 造中几乎是不可能出现的。 测试对于检验芯片的功能性来说是一项非常重要的工作。测试必须能分辨好的 芯片和有缺陷的芯片，合格的芯片将继续下面的工艺， 有缺陷的芯片通过修正或 报废。 硅片测试 硅片测试是为了检验规格的一致性而在硅片级集成电路上进行的电学参数测量。 测试IC生产阶段硅片/芯片级测试描述 IC设计验证生产前硅片级 描述、调试和检验新的芯片设计， 保证符合规格要求。 在线参数测试硅片制造过程中硅片级 为了监控工艺，在制造过程的早期 （前端）进行的产品工艺检验测试。 硅片筛选测试（探针）硅片制造后硅片级 产品功能测试，验证每个芯片是否 符合产品规格。 可靠性封装的IC封装的芯片级 集成电路加电并在高温下测试，以 发现早期失效（有时候，也在在线参数 测试中进行硅片级的可靠性测试）。 最终测试封装的IC封装的芯片级使用产品规格进行的产品功能测试。 装配和封装 通过自动测试设备（ATE）进行单个芯片的电学测试以确保集成电路质 量。 1.保护芯片以免由环境和传递引起损坏。 2.为芯片的信号输入和输出提供互连。 3.芯片的物理支撑。 4.散热。 塑料封装（环氧树脂聚合物） 陶瓷封装 n 背面减薄 硅片在装配开始前必须被减薄。较薄的硅片更容易划成小芯片并改善散热，最终集成电路管 壳的外形尺寸和重量也会减小。 n 分片 使用金刚石刀刃的划片锯把每个芯片从硅片上切下来。 n 装架 分片后， 硅片被转移到装架上，每个好的芯片被粘贴到底座或者引线框架上。 n 引线缝合 将芯片表面的焊压点和引线框架上或基座上的电极内端进行电连接。 n 封装 将已完成引线缝合的芯片和模块化工艺的引线框架完全包封。 n 最终测试 重要功能封装类型 工艺介绍工艺介绍 PMOS NMOS CMOS Bipolar BiCMOS BCD PMOS u 第一个MOS场效应晶体管 u 用于数字逻辑电路 u 电子开关 u和NMOS构成互补性逻辑器件 PMOS器件 截面（示意）图 顶层图 符号图（三端）缺省bn 符号图（四端） NMOS u 速度比PMOS快 u 用于数字逻辑电路 u 电子开关 u 和PMOS构成互补性逻辑器件 NMOS器件截面（示意）图 符号图（三端）缺省bn 符号图（四端） 截面（示意）图 顶层图 CMOS u 高集成度 u 低功耗 u 抗干扰能力强 u 低成本 CMOS器件结构 Bipolar u 驱动能力强 u 稳定性好 u 集成度低 u 两种载流子都参加导电 横向纵向三极管 纵向NPN三极管(VNPN) 纵向PNP三极管(VPNP) 横向NPN三极管(LNPN) 横向PNP三极管(LPNP) BiCMOS u CMOS